Pat

J-GLOBAL ID：200903093521974706

複合フィルタチップ

Inventor： 八幡 和宏 ,  夘野 高史 ,  鶴見 直大 ,  酒井 啓之
Applicant, Patent owner： 松下電器産業株式会社
Agent (12)： 前田 弘 ,  小山 廣毅 ,  竹内 宏 ,  嶋田 高久 ,  竹内 祐二 ,  今江 克実 ,  藤田 篤史 ,  二宮 克也 ,  原田 智雄 ,  井関 勝守 ,  関 啓 ,  杉浦 靖也
Gazette classification：公開公報
Application number (International application number)：2005296197
Publication number (International publication number)：2007110202
Application date： Oct. 11, 2005
Publication date： Apr. 26, 2007
Summary：

【課題】複数のフィルタチップを用いる機器においてフィルタチップが占有する面積を抑えることが可能なフィルタチップを実現できるようにする。【解決手段】複合フィルタチップは、実装基板41の上に実装された第1のフィルタチップ11と第2のフィルタチップ21とが積層された積層チップ31からなる。第1のフィルタチップ11は、シリコン基板の主面に形成されたフィルタ回路12と、フィルタ回路12と電気的に接続された複数のパッド13とからなる。同様に、第2のフィルタチップ21は、シリコン基板の主面に形成されたフィルタ回路22と、フィルタ回路22の両側に互いに間隔をおいて形成された複数のパッド23とからなり、各パッド23は、フィルタ回路12と電気的に接続されている。第1のフィルタチップ11と第2のフィルタチップ21とは、シリコン基板の裏面を互いに対向させて、貼り合わされている。【選択図】図1

Claim (excerpt)：

主面上に第1のフィルタ回路が形成された第1のフィルタチップと、 主面上に第2のフィルタ回路が形成された第2のフィルタチップとを積層した積層チップを備えていることを特徴とする複合フィルタチップ。

IPC (2)：

H03H 9/70 ,  H03H 9/17

FI (2)：

H03H9/70 ,  H03H9/17 F

F-Term (6)：

5J108EE03 ,  5J108EE04 ,  5J108EE07 ,  5J108EE13 ,  5J108JJ01 ,  5J108KK03