Pat

J-GLOBAL ID：200903093525726480

絶縁ゲート型半導体素子のドライブ回路

Inventor： 池田 哲朗 ,  藤吉 敏一 ,  森口 晴雄
Applicant, Patent owner： 株式会社三社電機製作所
Agent (1)： 藤田 龍太郎
Gazette classification：公開公報
Application number (International application number)：1991289203
Publication number (International publication number)：1993102819
Application date： Oct. 07, 1991
Publication date： Apr. 23, 1993
Summary：

【要約】【目的】 スイッチング電源のスイッチング素子等に用いられる絶縁ゲート型半導体素子のターンオンを改善して高速化するとともにターンオフを確実にし、高速スイッチングを可能にする。【構成】 パルストランス2の2次巻線出力が逆流防止用のダイオード6を介してゲートに断続的に供給されてスイッチングするIGBT8(絶縁ゲート型半導体素子)と、このIGBT8のオフ時にゲート容量9の電荷を急速放電する放電回路10と、パルストランス2の2次巻線2bとIGBT8のゲートとの間の電圧を分圧して放電回路10の動作電圧を形成しIGBT8のオン時に放電回路10を不動作に保持する分圧回路17と、IGBT8のオフ時にIGBT8のゲートとエミッタとの間に逆バイアス電圧を印加するツェナダイオード18(逆バイアス回路)とを備える。

Claim (excerpt)：

パルストランスの2次巻線出力が逆流防止用のダイオードを介してゲートに断続的に供給されてスイッチングする絶縁ゲート型半導体素子と、前記半導体素子のオフ時に前記半導体素子のゲート容量の電荷を急速放電する放電回路と、前記パルストランスの2次巻線と前記ゲートとの間の電圧を分圧して前記放電回路の動作電圧を形成し前記半導体素子のオン時に前記放電回路を不動作に保持する分圧回路と、前記半導体素子のオフ時に前記ゲートと前記半導体素子のエミッタ又はソースとの間に逆バイアス電圧を印加する逆バイアス回路とを備えたことを特徴とする絶縁ゲート型半導体素子のドライブ回路。

Patent cited by the Patent：

Cited by examiner (2)

• 特開昭61-035616
  
• 特開昭54-158850