Pat

J-GLOBAL ID：200903093526598010

不揮発性半導体記憶装置

Inventor： 大川 実
Applicant, Patent owner： 三菱電機株式会社
Agent (1)： 深見 久郎 (外3名)
Gazette classification：公開公報
Application number (International application number)：1992166070
Publication number (International publication number)：1994005087
Application date： Jun. 24, 1992
Publication date： Jan. 14, 1994
Summary：

【要約】【目的】 この発明はフラッシュメモリのテスト動作時の消去時間を短縮できるような不揮発性半導体記憶装置を提供することを主要な特徴とする。【構成】 メモリセルアレイ1が消去されたか否かを判定回路で判定し、この判定回路30の判定出力に応じて、判定回路30はメモリセルアレイ1が消去されていれば消去禁止モード信号を出力し、メモリセルアレイ1が消去されていなければ消去可能モード信号を出力し、さらにモード信号発生回路40は外部からの制御信号に応じて、判定回路30の出力に関係なく消去パルス制御信号を発生する。したがって、テスト動作時に消去開始から消去完了直前までは通常動作時の消去ベリファイを行なわないので、通常より早く消去を終了することができ、また、その後消去完了までは通常動作時の消去ベリファイを行なうようにしたので、十分なマージンを持ち過消去されることなく消去することができる。

Claim (excerpt)：

少なくとも行および列方向にアレイ状に配置された複数個のメモリセルと、外部から入力されたアドレス信号をデコードして行および列方向のメモリセルの選択を行なうXデコーダおよびYデコーダと、前記メモリセルに記憶された情報が第1の論理であるかあるいは第2の論理であるかを判定するセンスアンプと、前記メモリセルが消去されたか否かを判定する消去状態判定回路と、前記消去状態判定回路の出力に応答して、前記メモリセルが消去されていれば消去禁止モード信号を出力し、前記メモリセルが消去されていなければ消去可能モード信号を出力するモード信号発生回路を備えた電気的に情報の書込,消去が可能な不揮発性半導体記憶装置において、前記モード信号発生回路は、テスト動作時に、外部からの制御信号に応答して、前記消去状態判定回路の出力に関係なく消去パルス制御信号を発生することを特徴とする、不揮発性半導体記憶装置。