Pat

J-GLOBAL ID：200903093534424152

半導体装置の製造方法

Inventor： 東 司 ,  大岩 徳久 ,  松田 哲朗 ,  デビッド・エム・ドブツィンスキー ,  奥村 勝弥
Applicant, Patent owner： インターナショナル・ビジネス・マシーンズ・コーポレイション ,  株式会社東芝
Agent (1)： 鈴江 武彦 (外3名)
Gazette classification：公開公報
Application number (International application number)：1997133173
Publication number (International publication number)：1998092740
Application date： May. 23, 1997
Publication date： Apr. 10, 1998
Summary：

【要約】 (修正有)【課題】 遠紫外線リソグラフィー処理のような最先端のリソグラフィー処理では、分解能をより高める技術がなければ、半導体集積回路のデザインルールを四分の一ミクロン以下にすることはできない。しかし、分解能を高めた場合、焦点深度が悪化する。例えば、レンズの開口数NAを大きくするに従い、ウェハ全体に焦点を適切に合わせることが困難となる。これに対して、焦点深度などのプロセスウィンドウを犠牲とすることなく分解能を高めることが可能な技術を提供する。【解決手段】 加工すべき基板100 を供給して、この基板100 に複合反射防止膜102 を形成する。この複合反射防止膜102 の上に厚さが850ナノメートル未満でパターンを構成するレジスト104 を形成し、このパターンを構成しているレジスト104 をマスクとして用いて基板100 を加工する。

Claim (excerpt)：

加工すべき基板を供給する工程と、この基板に複合反射防止膜を形成する工程と、この複合反射防止膜に厚さが850ナノメートル未満で、パターンを構成するレジストを形成する工程と、前記パターンを構成するレジストをマスクとして基板を加工する工程とを有する半導体装置の製造方法。

IPC (2)：

H01L 21/027 ,  G03F 7/11 503

FI (2)：

H01L 21/30 574 ,  G03F 7/11 503

Patent cited by the Patent：

Cited by examiner (2)

• 半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平4-031021   Applicant：株式会社東芝
• 特開昭60-117723