Pat

J-GLOBAL ID：200903093544144697

半導体装置の製造方法

Inventor： 宮嶋 基守 ,  原田 秀樹
Applicant, Patent owner： 富士通株式会社 ,  株式会社九州富士通エレクトロニクス
Agent (1)： 岡本 啓三
Gazette classification：公開公報
Application number (International application number)：1992107021
Publication number (International publication number)：1993299521
Application date： Apr. 24, 1992
Publication date： Nov. 12, 1993
Summary：

【要約】【目的】本発明は、基体表面を平坦化する工程を含む半導体装置の製造方法に関し、ウエハの周縁部の局部的に膜厚の厚い部分のSOG膜を確実に除去するとともに、下部配線層に悪影響を及ぼさずに下部配線層上の開口部の形成と除去領域の層間絶縁膜の除去とを同時に行うことが可能な半導体装置の製造方法の提供を目的とする。【構成】ウエハ11の基体51上に形成された下部配線層15を被覆し、少なくともSOG膜17を含む平坦化された層間絶縁膜20を形成した後、下部配線層15上の層間絶縁膜20に開口部22を形成し、その後開口部22を介して下部配線層15と接続する上部配線層23を形成する半導体装置の製造方法において、基体51の表面にSOG膜17を形成し、基体51の表面を平坦化する工程と、SOG膜17上に形成されたマスクを用いてウエハ11周縁部領域のSOG膜17を選択的にエッチングし、除去する工程とを含み構成する。

Claim (excerpt)：

ウエハの基体上に形成された下部配線層を被覆し、少なくともSOG膜を含み、かつ該SOG膜により前記下部配線層間の凹部が埋められて平坦化された層間絶縁膜を形成した後、前記下部配線層上の層間絶縁膜に開口部を形成し、その後前記開口部を介して前記下部配線層と接続する上部配線層を形成する半導体装置の製造方法において、前記開口部を形成するに先立って前記基体の表面にSOGを塗布してSOG膜を形成し、前記基体の表面を平坦化する工程と、前記SOG膜上に形成されたマスクを用いて前記ウエハ周縁部領域のSOG膜を選択的にエッチングし、除去する工程とを有する半導体装置の製造方法。

IPC (2)：

H01L 21/90 ,  H01L 21/316