Pat

J-GLOBAL ID：200903093560329770

データ処理方法および装置

Inventor： バサバラジ アイ.パワテ ,  ケネス エイ.ポティート ,  ジョウ エッチ.ニール
Applicant, Patent owner： テキサス インスツルメンツ インコーポレイテツド
Agent (1)： 浅村 皓 (外3名)
Gazette classification：公開公報
Application number (International application number)：1993209695
Publication number (International publication number)：1994215160
Application date： Aug. 24, 1993
Publication date： Aug. 05, 1994
Summary：

【要約】【目的】 データ記憶装置(12、18)と、前記データ記憶領域(12及び18)に記憶された命令を実行するプロセッサ・コア(14及び16)を含むスマート・メモリ(10)を提供する。【構成】 1つの集積回路の中の大型ランダムアクセスメモリにプロセッサを集積してスマート・メモリ素子(10)をつくる。スマート・メモリは標準メモリ素子と同様なピン出力を備え、外部からは標準メモリ素子として直接アクセスできる。スマート・メモリを制御するホストプロセッサからデータが入力されると、プロセッサ・コアは、本来ホストプロセッサが実行するタスクを実行して、処理されたデータを出力する。

Claim (excerpt)：

データ記憶装置と、前記データ記憶装置に記憶された命令を実行し、前記データ記憶装置においてデータを読取りかつ書込むように動作可能なプロセッサであって、前記データ記憶装置と1つの集積回路に集積されている前記プロセッサと、前記データ記憶装置と前記プロセッサとに接続され、かつ前記1つの集積回路から延びている外部リードであって、前記スマート・メモリが標準メモリ素子として外部素子から直接アクセスできるように配列された前記外部リードと、を含むことを特徴とするスマート・メモリ。

Patent cited by the Patent：

Cited by examiner (2)

• 特開昭60-198667
  
• 特開昭60-198667