Pat
J-GLOBAL ID：200903093567482522
iSCSIのためのデータ加速装置及びこれを用いたiSCSI記憶システム
Inventor：
,
,
,
Applicant, Patent owner：
Agent (5)：
吉武 賢次
, 橘谷 英俊
, 佐藤 泰和
, 吉元 弘
, 川崎 康
Gazette classification：公開公報
Application number (International application number)：2007179846
Publication number (International publication number)：2008016037
Application date： Jul. 09, 2007
Publication date： Jan. 24, 2008
Summary：
【課題】本発明はTOEとIPsecを用いたiSCSIデータ加速装置及びこれを用いたiSCSI記憶システムに関する。【解決手段】本発明はI/Oプロセッサ105と、TOE(TCP/IP Offload Engine)コントローラ108と、IPsecコントローラ109を一つの内部PCIバス107を通じて連結し、メモリ106を上記I/Oプロセッサに装着したハードウェア構造のデータ加速装置110を具現化し、iSCSI記憶システムのホストCPUの代わりに上記データ加速装置が、複雑で処理時間が長いTCP/IPプロトコル処理及びIPsecプロトコル処理を遂行するようにすることにより、ホストCPUの負荷を軽減させつつ、高速データ入出力及びデータ保護を可能とする。【選択図】図2
Claim (excerpt)：
PCIバスを通じてiSCSI(Internet Small Computer Systems Interface)記憶システムに連結され、PCIブリッジ及びメモリコントロールを遂行するI/O(Input/Output)プロセッサと、
前記I/Oプロセッサのコントロールによってデータを記憶し、IPsecプロトコル処理及びTCP/IPプロトコル処理のためのバッファリング及びデータ記憶場所を提供するメモリと、
前記iSCSI記憶システムから読み/書きされるデータを前記I/Oプロセッサを通じて伝達を受け、TCP/IPスタックを全てオフローディングしてTCP/IPプロトコル処理を遂行するTOE(TCP/IP Offload Engine)コントローラと、
前記入出力されるデータに対するIPsec(IP security protocol)処理を遂行するIPsecコントローラと、
を含むiSCSIのためのデータ加速装置。
IPC (3)：
G06F 13/10
, G06F 13/00
, G06F 3/06
G06F13/10 340A
, G06F13/00 351B
, G06F3/06 301G
5B014EB04
, 5B065BA01
, 5B065CA15
, 5B065CE12
, 5B065CE26
, 5B089HB01
, 5B089HB02
, 5B089HB10
, 5B089KF06
Cited by applicant (2)
-
米国公開特許第2004-0174893号
-
米国公開特許第2004-0062267号
Cited by examiner (8)
Show all
Return to Previous Page
