Pat
J-GLOBAL ID:200903093633250107
システムオンチップ設計用の効率的な割り込みシステム
Inventor:
,
,
Applicant, Patent owner:
Agent (1):
沢田 雅男
Gazette classification:公表公報
Application number (International application number):2003517765
Publication number (International publication number):2004537809
Application date: Jul. 02, 2002
Publication date: Dec. 16, 2004
Summary:
【課題】本発明は、システムオンチップ設計において割り込み要求(「割り込み」)を管理するための方法およびシステムであって、より単純かつより効率的なマルチバス設計に対応でき、かつ割り込みを処理するためにプロセッサ間で通信でき、かつプロセッサへの割り込みの割り当てに関して柔軟性があり、かつ集積回路の設計を容易にする、割り込み管理システムおよび方法を提供すること。【解決手段】複数の周辺デバイス(120a, 120b, ..., 120m)に結合された複数のプロセッサ(100a, 100b, ..., 100n)を含むシステムオンチップ設計における割り込みを管理するための方法(400)およびシステム(10)。相互接続された複数の割り込みコントローラ(110a, 110b, ..., 110n)が、プロセッサと周辺デバイスの間に結合される。周辺デバイスによって生成される割り込みは、すべての割り込みコントローラによって受信される。一実施例においては、割り込みコントローラは、プロセッサと対にされる。各割り込みコントローラは、どの割り込みを自身のプロセッサに渡すかを識別できる。割り込みコントローラは、各割り込みを特定のプロセッサに渡すために協力して動作する。【選択図】図1
Claim (excerpt):
割り込み管理システムであって、当該システムが、
- 割り込みを生成するように適合化されている複数の周辺デバイスと、
- 各プロセッサがすべての周辺デバイスと通信できるように、1つの集積回路内に結合されかつ当該複数の周辺デバイスに結合された複数のプロセッサと、
- 当該複数のプロセッサと当該複数の周辺デバイスとの間に結合されている、相互接続された複数の割り込みコントローラであって、当該割り込みコントローラの処理によって、当該周辺デバイスの1つによって生成された割り込みが当該複数のプロセッサのうちの特定のプロセッサに渡される、割り込みコントローラと
を有する、割り込み管理システム。
IPC (3):
G06F9/46
, G06F13/24
, G06F15/16
FI (3):
G06F9/46 360A
, G06F13/24 310A
, G06F15/16 640B
F-Term (10):
5B045FF02
, 5B045KK08
, 5B061CC05
, 5B061GG13
, 5B061RR02
, 5B061RR03
, 5B098AA10
, 5B098BA01
, 5B098BB05
, 5B098BB18
Return to Previous Page