Pat
J-GLOBAL ID：200903093667566120
多値論理半導体装置
Inventor：
Applicant, Patent owner：
Agent (1)：
鈴木 喜三郎 (外1名)
Gazette classification：公開公報
Application number (International application number)：1993062017
Publication number (International publication number)：1994276087
Application date： Mar. 22, 1993
Publication date： Sep. 30, 1994
Summary：
【要約】【目的】相補型で4値以上の多値論理回路を構成し、低消費電流で、集積効率の高い回路とCMOS集積回路を提供する。【構成】複数個の電位レベルの正極電源と、負極電源と、複数個の異なるスレッショルド電圧のP型MOSFET群と、N型MOSFET群とからなり、電源電位の最も高い正極電源と電源電位の最も低い負極電源とスレッショルド電圧の最も高いP型MOSFETとN型MOSFETの組合せで相補型回路を作り、また、次の順位の組合せで同様の相補型回路を作っていき、それぞれの相補型回路の出力を必要に応じダイオードを介して互いに接続し、出力端子とした構成とする。【効果】配線の情報効率が向上し、集積回路の中における配線領域の占有率が減少する。また、面積効率よく回路が作れ、かつCMOSで低消費電力なため発熱が小さい。また複数のレベルを持つ信号の出力や入力を直接扱うことが出来る。
Claim (excerpt)：
a)Mを2以上の正の整数として2M個の異なる電位レベルの複数の電源と、b)M種類の異なるスレッショルド電圧のP型絶縁ゲート電界効果型トランジスタ群と、c)M種類の異なるスレッショルド電圧のN型絶縁ゲート電界効果型トランジスタ群とからなり、d)前記2M個の電源を電位の高い方から数えてK番目(1≦K≦M)の電源を、前記M種類の異なるスレッショルド電圧の絶対値の高い方からK番目のP型絶縁ゲート電界効果型トランジスタのソース電極と接続し、前記2M個の電源を電位の低い方から数えてK番目の電源を、前記M種類の異なるスレッショルド電圧の絶対値の高い方からK番目のN型絶縁ゲート電界効果型トランジスタのソース電極と接続し、該P型及びN型絶縁ゲート電界効果型トランジスタのドレイン電極が出力端子として互いに接続された論理素子を有することを特徴とした多値論理半導体装置。
IPC (3)：
H03K 19/20 101
, H01L 27/092
, H03K 19/0175
H01L 27/08 321 K
, H03K 19/00 101 J
