MIS型半導体装置及びその製造方法

Inventor： ,
Applicant, Patent owner：
Agent (1)：鈴江武彦 (外6名)
Gazette classification：公開公報
Application number (International application number)：1999052683
Publication number (International publication number)：2000252462
Application date： Mar. 01, 1999
Publication date： Sep. 14, 2000
Summary：

【要約】【課題】ゲート空乏化現象を解消し、製造技術的に容易で信頼性が高く、コスト的にも負担とならないMIS型半導体装置及びその製造方法を提供すること。【解決手段】半導体基板上に金属シリサイド膜9のみからなるゲート電極を形成する。ゲート絶縁膜2の上に選択的にゲート電極形成予定のポリシリコンを形成し、その両側にスペーサ4,6、基板表面にソース/ドレイン領域5,7を形成する。ポリシリコン上面をポリシリコン全てがシリサイド化する厚さの金属材料で覆い、熱処理によりポリシリコンを全部金属シリサイド膜9に置換させる。この際、ソース/ドレイン部SD1も表面を覆った金属材料によるシリサイド化がなされ、金属シリサイド膜9を含むソース/ドレイン部SD1となり、サリサイド構造が実現される。

Claim (excerpt)：

半導体基板と、前記基板表面のチャネル領域を隔てて形成されたソース/ドレイン部と、前記チャネル領域上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成された金属シリサイド膜のみからなるゲート電極とを具備したことを特徴とするMIS型半導体装置。

IPC (5)：

H01L 29/78 , H01L 21/28 301 , H01L 29/43 , H01L 21/336 , H01L 29/786

FI (7)：

H01L 29/78 301 G , H01L 21/28 301 T , H01L 29/62 G , H01L 29/78 301 S , H01L 29/78 301 P , H01L 29/78 612 A , H01L 29/78 617 S

F-Term (47)：

4M104AA01 , 4M104BB20 , 4M104BB21 , 4M104BB25 , 4M104CC01 , 4M104CC05 , 4M104DD04 , 4M104DD37 , 4M104DD80 , 4M104DD84 , 4M104DD88 , 4M104DD99 , 4M104EE03 , 4M104EE09 , 4M104EE12 , 4M104EE14 , 4M104EE17 , 4M104FF26 , 4M104GG09 , 4M104HH16 , 5F040DA01 , 5F040DA10 , 5F040DA13 , 5F040DA14 , 5F040DC01 , 5F040EC04 , 5F040EC09 , 5F040ED03 , 5F040ED04 , 5F040ED05 , 5F040EF01 , 5F040EF02 , 5F040EF11 , 5F040EH02 , 5F040EH07 , 5F040EJ03 , 5F040EK02 , 5F040EK05 , 5F040FA03 , 5F040FA05 , 5F040FA07 , 5F040FA16 , 5F040FA19 , 5F040FB02 , 5F040FC00 , 5F040FC07 , 5F040FC19

Return to Previous Page