Pat
J-GLOBAL ID:200903093755157850

不揮発性メモリをプログラムする方法

Inventor:
Applicant, Patent owner:
Agent (1): 山川 政樹
Gazette classification:公開公報
Application number (International application number):1996065189
Publication number (International publication number):1997091980
Application date: Feb. 28, 1996
Publication date: Apr. 04, 1997
Summary:
【要約】【目的】 2段レベル又はマルチレベルのプログラム中にしきい値レベルの同時検証が可能な不揮発性メモリをプログラムする方法を提供すること。【構成】 不揮発性メモリセルがプログラムされ、前記チャンネル領域には反転層が形成されるように、コントロールゲートには2つ以上のしきい値レベルのプログラム時に各しきい値レベルのプログラムごとに相応して変化する第1電圧を加え、ドレインとソースにはドレインへの電圧がソースへの電圧より高い第2電圧と第3電圧をそれぞれ加え、各しきい値レベルのプログラム中にドレインとソースとの間に流れる電流を監視し、その電流が設定された基準電流に達したときプログラム動作を中止する。
Claim (excerpt):
コントロールゲート(1)、フローティングゲート(2)、ドレイン(5)、ソース(3)、及び前記ドレイン(5)とソース(3)との間に位置したチャンネル領域(4)を有する不揮発性メモリセル(10)をプログラムする方法において、前記不揮発性メモリセル(10)をプログラムし、前記チャンネル領域(4)に反転層が形成されるように、2つ以上のしきい値レベルのプログラムの各しきい値レベルに対応して変える第1電圧を前記コントロールゲート(1)に加え、前記ドレイン(5)へ第2電圧を、前記ソース(3)に第3電圧を前記ドレイン(5)への印加電圧が前記ソース(3)への印加電圧より高くなるように加えるステップと、前記不揮発性メモリセル(10)の前記各しきい値レベルのプログラム中に前記ドレイン(5)と前記ソース(3)との間に流れる電流を監視し、その電流が設定された基準電流に達したときプログラムを停止するように、前記コントロールゲート(1)と前記ドレイン(5)と前記ソース(3)にそれぞれ加えられている第1電圧と第2電圧と第3電圧のいずれかの電圧の印加を中断するステップとを備えることを特徴とする不揮発性メモリをプログラムする方法。
IPC (4):
G11C 16/06 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792
FI (2):
G11C 17/00 510 A ,  H01L 29/78 371
Patent cited by the Patent:
Cited by examiner (3)
  • 特開昭62-006493
  • 特開昭60-236195
  • 特開昭64-078494

Return to Previous Page