Pat
J-GLOBAL ID：200903093814017803

半導体装置

Inventor：
山崎 舜平

About 山崎 舜平

, 
小山 潤

About 小山 潤

, 
福永 健司

About 福永 健司


Applicant, Patent owner：
株式会社半導体エネルギー研究所

About 株式会社半導体エネルギー研究所


Gazette classification：公開公報
Application number (International application number)：2008267256
Publication number (International publication number)：2009010431
Application date： Oct. 16, 2008
Publication date： Jan. 15, 2009
Summary：
【課題】保護膜や層間絶縁膜を形成する際に、島状半導体層の段差によるカバレッジ不良を低減する半導体装置を提供することを課題とする。【解決手段】ボトムゲート型薄膜トランジスタにおいて、チャネル形成領域は前記リンを含有する層と重ならない前記真性または実質的に真性な層から形成され、前記半導体膜は、端部において前記チャネル形成領域と厚さの等しい突出部を有し、前記チャネル形成領域と突出部は前記リンを含有する層と重なる前記真性または実質的に真性な層より厚さが薄く、前記保護膜は前記チャネル形成領域と前記突出部とを覆っている半導体装置。【選択図】図10
Claim (excerpt)：
絶縁表面を有する基板上に設けられたゲイト電極と、 前記ゲイト電極上に設けられたゲイト絶縁膜と、 前記ゲイト絶縁膜上に設けられた、真性または実質的に真性な層およびリンを含有する層を有する半導体膜と、 前記半導体膜上の一部に形成された金属膜と、 前記半導体膜上に設けられた保護膜と、 を有する半導体装置であって、 前記リンを含有する層は前記真性または実質的に真性な層上の一部に形成され、 前記半導体膜は、前記リンを含有する層と重ならない前記真性または実質的に真性な層から形成されたチャネル形成領域を有し、 前記半導体膜は、端部において前記チャネル形成領域と厚さの等しく前記真性または実質的に真性な層から形成された突出部を有し、 前記チャネル形成領域と前記突出部は前記リンを含有する層と重なる前記真性または実質的に真性な層より厚さが薄く、 前記保護膜は前記チャネル形成領域と前記突出部とを覆っていることを特徴とする半導体装置。
IPC (1)：
H01L 29/786
FI (1)：
H01L29/78 618C
F-Term (52)：
5F110AA16 ,  5F110AA24 ,  5F110BB01 ,  5F110BB04 ,  5F110CC07 ,  5F110DD02 ,  5F110DD12 ,  5F110EE02 ,  5F110EE05 ,  5F110EE06 ,  5F110EE09 ,  5F110FF02 ,  5F110FF03 ,  5F110FF04 ,  5F110FF10 ,  5F110FF24 ,  5F110GG01 ,  5F110GG02 ,  5F110GG13 ,  5F110GG16 ,  5F110GG22 ,  5F110GG25 ,  5F110GG29 ,  5F110GG32 ,  5F110GG33 ,  5F110GG34 ,  5F110GG47 ,  5F110GG51 ,  5F110GG52 ,  5F110GG54 ,  5F110GG55 ,  5F110GG58 ,  5F110HJ01 ,  5F110HJ04 ,  5F110HJ07 ,  5F110HJ12 ,  5F110HJ23 ,  5F110HK03 ,  5F110HK04 ,  5F110HK22 ,  5F110HM12 ,  5F110HM14 ,  5F110HM15 ,  5F110NN02 ,  5F110NN23 ,  5F110NN24 ,  5F110PP02 ,  5F110PP03 ,  5F110PP06 ,  5F110PP29 ,  5F110QQ03 ,  5F110QQ11
Patent cited by the Patent：
Cited by examiner (4)
Show all

Return to Previous Page

TOP

BOTTOM