Pat
J-GLOBAL ID：200903093834585042
プレーナ型電力用半導体素子
Inventor：
Applicant, Patent owner：
Agent (1)：
鈴江 武彦
Gazette classification：公開公報
Application number (International application number)：1992071978
Publication number (International publication number)：1993275688
Application date： Mar. 30, 1992
Publication date： Oct. 22, 1993
Summary：
【要約】【目的】直接接合ウェハを用いて、ターンオフ損失と電圧阻止能力のトレードオフを改善したプレーナ型電力用半導体素子を提供することを目的とする。【構成】p+ 型エミッタ層となるp+ 型シリコン基板2と高抵抗ベースとなるn型シリコン基板6を直接接合して得られるウェハを用いて構成され、ウェハ表面に接合が終端するp型ベース層7を有するIGBTであって、n型シリコン基板6のp+ 型シリコン基板2と接合すべき面の素子の主電流が主に流れる領域に、予め深いn+ 型バッファ層5が選択的に形成されている。
Claim (excerpt)：
第1導電型もしくは第2導電型の第1の半導体基板と、第2導電型の高抵抗ベース層を有する第2の半導体基板とを直接接合して得られる半導体ウェハを用いて構成され、前記高抵抗ベース層の表面に選択的に高抵抗ベース層との間で主接合を構成する第1導電型半導体層が拡散形成されたプレーナ型電力用半導体素子において、前記第2の半導体基板の前記第1の半導体基板と接合すべき面の素子の主電流が流れる領域に、予め深い第2導電型バッファ層が選択的に形成されていることを特徴とするプレーナ型電力用半導体素子。
IPC (2)：
Patent cited by the Patent：
Return to Previous Page
