Pat
J-GLOBAL ID：200903093840142942
半導体装置およびその製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
佐藤 隆久
Gazette classification：公開公報
Application number (International application number)：1992157437
Publication number (International publication number)：1993326899
Application date： May. 25, 1992
Publication date： Dec. 10, 1993
Summary：
【要約】【目的】 たとえばSRAMのような半導体装置において、十分な動作マージンを確保しつつ、セル面積を縮小化することが可能な半導体装置の構造および方法を提供すること。【構成】 一方のMOSトランジスタのチャネルを形成するためのマスクパターンを選択的に細らせることにより、このマスクパターンにより形成されるチャネル幅を、他方のMOSトランジスタのチャネル幅より選択的に細く構成した。たとえば半導体基板46上に、線幅が相違する少なくとも二種類の第1,第2マスク層48a,48bを成膜し、線幅が太い方の第2マスク層48bをレジスト膜49で覆い、線幅が細い方の第1マスク層48aのみを等方性エッチングし、さらに線幅を細くし、その後、第1,第2マスク層をマスクとして、各マスク層の下部にそれぞれ半導体層形成用段差28a,30aを設け、その後、半導体基板の裏面を、上記半導体形成用段差部分まで削除し、線幅が相違する半導体層28,30を上記絶縁膜層に積層して形成する。
Claim (excerpt)：
MOSトランジスタが同一平面上に複数形成される半導体装置において、一方のMOSトランジスタのチャネルを形成するためのマスクパターンを選択的に細らせることにより、このマスクパターンにより形成されるチャネル幅を、他方のMOSトランジスタのチャネル幅より選択的に細く構成した半導体装置。
IPC (4)：
H01L 27/12
, H01L 21/76
, H01L 27/11
, H01L 29/784
H01L 27/10 381
, H01L 29/78 311 C
Cited by examiner (6)
Show all
Return to Previous Page
