Pat

J-GLOBAL ID：200903093954672712

電界効果トランジスタ

Inventor： 和賀井 晶 ,  野田 隆夫 ,  芦沢 康夫
Applicant, Patent owner： 株式会社東芝
Agent (1)： 則近 憲佑
Gazette classification：公開公報
Application number (International application number)：1994022966
Publication number (International publication number)：1995235665
Application date： Feb. 22, 1994
Publication date： Sep. 05, 1995
Summary：

【要約】【目的】 従来のFETよりチャネル内へのキャリアの閉じ込め効果が高く、移動度が高く、かつ高抵抗なバッファ層を備えたFETを提供する。【構成】 InAlAs層と、FeがドーピングされInAlAsよりも電子親和力が大きい半導体層との積層構造を少なくとも3層有するバッファ層を具備したFET。

Claim (excerpt)：

半導体基板と、前記半導体基板上に形成されたバッファ層と、前記バッファ層上に形成されたチャネル層とを有する電界効果トランジスタであって、前記バッファ層は、InAlAsからなる第1の半導体層とInAlAsよりも電子親和力が大きく且つFeがドーピングされた第2の半導体層が交互に3層以上積層されてなることを特徴とする電界効果トランジスタ。

IPC (3)：

H01L 29/778 ,  H01L 21/338 ,  H01L 29/812