Pat
J-GLOBAL ID：200903093969842320
画像処理回路、それを備えた半導体集積回路装置、その半導体集積回路装置を用いた画像記憶処理システムおよびその半導体集積回路装置のためのテスト方法
Inventor：
,
,
Applicant, Patent owner：
Agent (1)：
深見 久郎 (外3名)
Gazette classification：公開公報
Application number (International application number)：1994171047
Publication number (International publication number)：1995249116
Application date： Jul. 22, 1994
Publication date： Sep. 26, 1995
Summary：
【要約】【目的】 種々のグラフィックス処理を高速に行なうことができるようにする。【構成】 DRAM11、キャッシュメモリ12、画素処理ユニット13、比較ユニット14およびシリアルアクセスメモリ15をすべて1枚の半導体基板上に形成してワンチップ化する。DRAM11からキャッシュメモリ12への256ビットのデータを一度に転送する。画素処理ユニット13においては、α-ブレンド処理、ラスタオペレーションなどを行ない、比較ユニット14においてはZコンペア処理などを行なう。
Claim (excerpt)：
現在表示されている画面の現データDoldと次に表示されるべき画面の次データDnewとの混合率データαを入力するための第1の入力ノードと、前記現データDoldを入力するための第2の入力ノードと、(1-α)×Dnewで表される算術データを入力するための第3の入力ノードと、前記第1の入力ノードからの前記混合率データと前記第2の入力ノードからの前記現データとを乗算する乗算手段と、前記乗算手段からの結果データと前記第3の入力ノードからの前記算術データとを加算する加算手段とを備える、画像処理回路。
IPC (4)：
G06T 1/00
, G06T 11/00
, G09G 5/00
, G09G 5/36 530
G06F 15/66 450
, G06F 15/72 A
