Pat

J-GLOBAL ID：200903094056765310

出力回路及び入力回路並びに半導体集積回路装置

Inventor： 高橋 弘行 ,  松井 雄嗣
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 高橋 詔男 (外3名)
Gazette classification：公開公報
Application number (International application number)：2000190112
Publication number (International publication number)：2002009608
Application date： Jun. 23, 2000
Publication date： Jan. 11, 2002
Summary：

【要約】【課題】 製造プロセスを増加させず、入力信号,出力信号の遅延を無くし、入力回路,出力回路の信頼性が向上された内部降圧の半導体回路装置を提供する。【解決手段】 本発明の出力回路は、出力端子TOに各々ドレインが接続され、各々のゲートに所定の電圧が印加されたMOSトランジスタ2及びMOSトランジスタ3と、電圧VEXの外部電源にソースが接続され、MOSトランジスタ2のソースにドレインが接続されたMOSトランジスタ1と、ソースが接地され、MOSトランジスタ3のソースにドレインが接続され、かつゲートに前記内部信号が入力されるMOSトランジスタ4と、信号SAの電圧を制御してMOSトランジスタ1のゲートへ、信号SBとして出力するレベルシフタ5と、MOSトランジスタ2のゲートとMOSトランジスタ1のゲートとの間に介挿されたキャパシタ7と、MOSトランジスタ3のゲートとMOSトランジスタ4のゲートとの間に介挿されたキャパシタ8とを具備している。

Claim (excerpt)：

第1の電圧を降圧した第2の電圧レベルを有する内部信号を、前記第1の電圧レベルに変換して出力端子から出力する出力回路であって、前記内部信号の電圧レベルを前記第1の電圧レベルに変換して第1の信号として出力するレベル変換手段と、各ドレインが前記出力端子に接続され各ゲートに所定の電圧の制御信号が入力された第1および第2のMOSトランジスタと、前記第1の電圧の電源と前記第1のMOSトランジスタのソースとの間に接続されゲートに前記第1の信号が入力された第3のMOSトランジスタと、接地と前記第2のMOSトランジスタのソースとの間に接続されゲートに前記内部信号が入力された第4のMOSトランジスタとを具備し、前記第1のMOSトランジスタのゲートと前記第3のMOSトランジスタのゲートとを第1のキャパシタを介して接続し、前記第2のMOSトランジスタのゲートと前記第4のMOSトランジスタのゲートとを第2のキャパシタを介して接続することにより、前記制御信号のレベル変動を抑制したことを特徴とする出力回路。

FI (2)：

H03K 19/00 101 F ,  H03K 19/00 101 K

F-Term (16)：

5J056AA01 ,  5J056AA04 ,  5J056AA11 ,  5J056BB02 ,  5J056BB17 ,  5J056BB59 ,  5J056CC03 ,  5J056DD13 ,  5J056DD28 ,  5J056DD29 ,  5J056DD51 ,  5J056DD55 ,  5J056EE12 ,  5J056FF08 ,  5J056GG10 ,  5J056KK01