Pat
J-GLOBAL ID：200903094095196624
液晶表示装置の製法
Inventor：
,
,
,
Applicant, Patent owner：
Agent (1)：
朝日奈 宗太 (外2名)
Gazette classification：公開公報
Application number (International application number)：1993333097
Publication number (International publication number)：1995191348
Application date： Dec. 27, 1993
Publication date： Jul. 28, 1995
Summary：
【要約】【目的】 所望の静電容量を確保し、同時に画素の光学的開口率が上昇し、映像の輝度およびコントラストが向上したLCDの製法を提供する。【構成】透明基板1へのTFT13と補助容量12の形成を前記透明基板1上にゲート電極2および補助容量用電極3を形成し、該ゲート電極および補助容量用電極が形成された透明基板上に層間絶縁膜4を成膜し、前記補助容量用電極の上部のキャパシタ用絶縁膜4bをエッチングすることにより薄くし、前記ゲート電極の上部の層間(ゲート)絶縁膜4a上に半導体層7を設け、前記層間絶縁膜4およびキャパシタ用絶縁膜4bの表面に画素電極6を設け、さらに前記半導体層7上にソース電極10およびドレイン電極11を設けることにより形成する。
Claim (excerpt)：
液晶層が2枚の透明基板で挟持され、一方の透明基板の前記液晶層側に薄膜トランジスタおよび補助容量が設けられてなる液晶表示装置の製法であって、前記薄膜トランジスタおよび補助容量の形成を、(a)前記透明基板上にゲート電極および前記補助容量用の電極を形成し、(b)該ゲート電極および補助容量用電極が形成された透明基板上に層間絶縁膜を成膜し、(c)前記補助容量用電極の上に積層された層間絶縁膜の部分をエッチングすることにより薄くし、(d)前記ゲート電極の上に前記層間絶縁膜を介して半導体層を設け、(e)前記層間絶縁膜表面に画素電極を設け、さらに前記半導体層上にドレイン電極およびソース電極を設けることにより形成することを特徴とする液晶表示装置の製法。
IPC (2)：
G02F 1/136 500
, H01L 29/786
