Pat

J-GLOBAL ID：200903094112129324

半導体装置及びその製造方法

Inventor： 奥 友希
Applicant, Patent owner： 三菱電機株式会社
Agent (1)： 早瀬 憲一
Gazette classification：公開公報
Application number (International application number)：1993035913
Publication number (International publication number)：1994252088
Application date： Feb. 25, 1993
Publication date： Sep. 09, 1994
Summary：

【要約】【目的】 ソース,ドレイン電極3a,3bと配線層9a,9bとの間に挿入したバリアメタル層8a,8bの相互拡散防止効果を、製造プロセス上の制約を招くことなく最大限に引き出す。【構成】 ソース,ドレイン電極3a,3b上に位置するコンタクトホール4a,4b内に金属膜7a,7bが埋め込まれた表面が平坦なSi酸化膜4を備えるとともに、上記金属膜7a,7bの表面及びこの金属膜とSi酸化膜4との境界部分を被覆するよう形成されたバリアメタル層8a,8bを備え、該バリアメタル層上にソース,ドレイン配線層9a,9bを配設した。

Claim (excerpt)：

半導体基板上に形成されたソース,ドレイン電極を有する半導体装置において、上記半導体基板及びソース,ドレイン電極上全面に形成され、該電極上の位置に金属膜が埋め込まれたコンタクトホールを有し、その表面が平坦に形成された絶縁膜と、上記金属膜及びその周辺の絶縁膜上に、該金属膜の表面及びこの金属膜と絶縁膜との境界部分を被覆するよう形成され、不純物拡散のバリアとなるバリアメタル層と、該バリアメタル層上に形成されたソース,ドレイン配線層とを備えたことを特徴とする半導体装置。

IPC (4)：

H01L 21/28 ,  H01L 21/90 ,  H01L 21/338 ,  H01L 29/812