Pat
J-GLOBAL ID:200903094144213106

プリント配線板及びその製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 野河 信太郎
Gazette classification:公開公報
Application number (International application number):2001332836
Publication number (International publication number):2003133714
Application date: Oct. 30, 2001
Publication date: May. 09, 2003
Summary:
【要約】【課題】 電子部品実装時における電極の浮き上がりや、半田ボール、半田ブリッジの発生を有効に抑えることができるとともに、フラックス洗浄をより容易かつ確実に行うことのできるプリント配線板及びその製造方法を提供する。【解決手段】 基板1の表面に高さ約35μmの電極2を形成する。次に、電極2との間に所定の隙間を明けて、基板1の表面に第1ソルダーレジスト層3を形成し、さらに、第1ソルダーレジスト層3の上に第2ソルダーレジスト層4を形成する。第1ソルダーレジスト層3と電極2との間の隙間は約30〜約50μmに設定されている。第2ソルダーレジスト層4は、その表面が、ほぼ平坦に、かつ、基板1の表面に対してほぼ平行になるように、また、その平面形状を、その下の第1ソルダーレジスト層3の平面形状よりも約100μm小さくして、形成されている。
Claim (excerpt):
基板と、この基板の上に互いにほぼ同一高さに形成された電子部品接続用の複数の電極と、この基板の上にこれらの電極との間に所定の隙間を明けて形成された複数の第1ソルダーレジスト層と、これらの第1ソルダーレジスト層の上に形成された複数の第2ソルダーレジスト層とを備えてなり、第2ソルダーレジスト層の平面形状が、その層の下に形成された第1ソルダーレジスト層の平面形状よりも小さくされていることを特徴とするプリント配線板。
IPC (2):
H05K 3/34 502 ,  H05K 3/28
FI (2):
H05K 3/34 502 D ,  H05K 3/28 B
F-Term (17):
5E314AA25 ,  5E314BB07 ,  5E314BB09 ,  5E314BB11 ,  5E314CC01 ,  5E314FF05 ,  5E314FF16 ,  5E314GG22 ,  5E314GG24 ,  5E319AA03 ,  5E319AB05 ,  5E319AC01 ,  5E319AC20 ,  5E319BB05 ,  5E319CC33 ,  5E319CD29 ,  5E319GG05
Patent cited by the Patent:
Cited by examiner (3)

Return to Previous Page