Pat
J-GLOBAL ID：200903094150015103
導体パターンの形成方法
Inventor：
,
Applicant, Patent owner：
Agent (1)：
井桁 貞一
Gazette classification：公開公報
Application number (International application number)：1991289576
Publication number (International publication number)：1993129760
Application date： Nov. 06, 1991
Publication date： May. 25, 1993
Summary：
【要約】 (修正有)【目的】 導体のパターンニングに際して、サイドエッチングを防ぐ。【構成】 第1の薄膜3と、第2の薄膜4の上層に積層された銅Cuより成る導電層5とによって形成される導体パターンの形成方法であって、前記導電層5のパターンニングを行うレジスト10の側壁面10Aとの間に所定のギャップを形成し、該第2の薄膜4を露出させ、該導電層5と該レジスト10、および、該第2の薄膜4の露出部に保護層7とを積層し、リフトオフによって該レジスト10および該保護層7とを除去し、更に、エッチングによって第1と第2の薄膜を除去し、最後に、該保護層7を除去する。
Claim (excerpt)：
ポリイミド材より成る絶縁体(1) の所定面(1A)に形成される導体パターン(2) が該所定面(1A)に積層されたクロームCrより成る第1の薄膜(3) と、該第1の薄膜(3)の上層に積層された銅Cuより成る第2の薄膜(4) と、該第2の薄膜(4) の上層に積層された銅Cuより成る導電層(5) とによって形成される導体パターンの形成方法であって、前記第2の薄膜(4) の上層に積層され、前記導電層(5) のパターンニングを行うレジスト(10)の側壁面(10A) と、該導電層(5) の側壁面(5A)との間に所定のギャップ(S) を形成し、該ギャップ(S) によって該第2の薄膜(4) を露出させ、該導電層(5) と該レジスト(10)、および、該第2の薄膜(4) の露出部にクローム層(6) と該クローム層(6) を保護する保護層(7) とを積層し、リフトオフによって該レジスト(10)および該レジスト(10)に積層された該クローム層(6) と該保護層(7) とを除去し、更に、エッチングによって第1と第2の薄膜(3,4) を除去し、最後に、該保護層(7) を除去することで前記導電層(5) の両側壁面(5A)と上面(5B)とがクローム層(6) によって覆われるように形成されることを特徴とする導体パターンの形成方法。
IPC (3)：
H05K 3/24
, H05K 1/09
, H05K 3/06
Cited by examiner (7)
Show all
Return to Previous Page
