Pat
J-GLOBAL ID：200903094185845044
内部降圧電源回路
Inventor：
Applicant, Patent owner：
Agent (1)：
京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1992014404
Publication number (International publication number)：1993217370
Application date： Jan. 30, 1992
Publication date： Aug. 27, 1993
Summary：
【要約】【目的】 内部降圧電源回路を有する半導体メモリにおいて、広い外部電源電圧マージンを得る。【構成】 外部電源電位VCCが制限電圧VREG以下になったときにCMOSコンパレータ回路COM1の駆動力が低下するが、それを補う内部電源駆動トランジスタQ2 の動作の基準を次のようにする。内部電源電位検知回路2の内部で発生させる検知電位VIKとして、制限電圧VREGを境にして外部電源電位VCCがそれ以下のときはVIK=VCCであり、それを越えるとVREGとVCCの差が大きくなるのに比例して減少するような電位にする。するとVCCの上昇に伴いトランジスタQ2 の駆動能力が強くなりすぎて発生していた内部電源電位VINTのオーバーシユートがなくなり、正常に動作させることができる。
Claim (excerpt)：
内部電源電位が低下したときのみ動作する内部電源駆動トランジスタを有する内部降圧電源回路において、内部降圧電位を決定する第1の基準電位と外部電源電位との差に比例した値を第1の基準電位から引いた電位を前記内部電源駆動トランジスタを動作させる第2の基準電位とすることを特徴とする内部降圧電源回路。
Patent cited by the Patent：
Return to Previous Page
