Pat
J-GLOBAL ID:200903094196512276

半導体製造方法および装置

Inventor:
Applicant, Patent owner:
Agent (1): 筒井 大和
Gazette classification:公開公報
Application number (International application number):1996000901
Publication number (International publication number):1997186088
Application date: Jan. 08, 1996
Publication date: Jul. 15, 1997
Summary:
【要約】【課題】 被処理物の表面における帯電を防止することにより、被処理物に形成された回路の破壊を防止する。【解決手段】 外部15と遮断されかつ内部2aに真空雰囲気を形成可能なチャンバ2と、チャンバ2の内部2aの排気を行う真空ポンプ4と、チャンバ2の内部2aに処理ガス5を供給するガス供給手段6と、半導体ウェハ1を支持する試料台であるホルダ7と、プラズマ3を発生させかつホルダ7と対向して設置された対向電極8と、半導体ウェハ1の近傍9に半導体ウェハ1と非接触で設けられた第1シールド部材10と、第1シールド部材10に正電圧を印加する第1電源11とからなり、半導体ウェハ1に成膜処理を行う際に、第1電源11によって第1シールド部材10に正電圧を印加して半導体ウェハ1に成膜処理を行う。
Claim (excerpt):
プラズマを用いて被処理物を処理する半導体製造方法であって、前記被処理物の処理を行う真空処理容器内に処理ガスを供給し、前記真空処理容器の内部を排気して真空雰囲気を形成し、前記真空処理容器の内部に前記プラズマを発生させ、前記プラズマを用いて前記被処理物に処理を行う際に、前記被処理物の近傍に前記被処理物と非接触で設置された導電性部材に正電圧を印加して前記被処理物を処理することを特徴とする半導体製造方法。
IPC (3):
H01L 21/203 ,  H01L 21/3065 ,  H01L 21/205
FI (3):
H01L 21/203 S ,  H01L 21/205 ,  H01L 21/302 B

Return to Previous Page