Pat
J-GLOBAL ID：200903094267858284
プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ
Inventor：
,
,
,
,
Applicant, Patent owner：
Agent (1)：
宮田 金雄 (外3名)
Gazette classification：公開公報
Application number (International application number)：1996157013
Publication number (International publication number)：1998003281
Application date： Jun. 18, 1996
Publication date： Jan. 06, 1998
Summary：
【要約】【課題】 黒表示における発光輝度を低く押さえ、良好な表示画面を得ることを目的とする。【解決手段】 画像表示のための1フィールドを、行電極X-Y間に、全画素に対して放電を行う電圧値とパルス幅を持ったプライミングパルスPpを印加し、全画素を放電させた後、両行電極間の印加電圧を0として壁電荷を消去するリセット期間を設けた第1種類目のサブフィールド(サブフィールドA)と、前のサブフィールドに放電していた画素のみ放電する電圧値とパルス幅を持った消去パルスEpを印加し、前のサブフィールドに放電していた画素のみ放電させた後、行電極X-Y間の印加電圧を0として壁電荷を消滅させるリセット期間を設けた第2種類目のサブフィールド(サブフィールドB)の、少なくとも2種類のサブフィールドを含む、複数のサブフィールドで構成する。
Claim (excerpt)：
誘電体で覆われた複数の第1の電極及び第2の電極と、前記第1の電極及び第2の電極のうち少なくとも一方と直交してセルを形成するように複数配設された第3の電極とを備えたプラズマディスプレイパネルの駆動方法において、画像表示のためのフィールドが、前記第1の電極及び前記第2の電極間で全セルに対して放電させる電圧値とパルス幅を有したプライミングパルスを印加して、全セルを放電させた後、前記第1及び第2の電極間の印加電圧を0として前記誘電体上に蓄積した壁電荷を消去する第1のリセット期間、前記第1の電極あるいは第2の電極と前記第3の電極との間で放電させ、前記誘電体上に壁電荷を蓄積し、書き込みを行うアドレス期間、及び前記第1の電極及び第2の電極間に交流電圧を印加し、上記誘電体上に蓄積した壁電荷を利用して維持放電を行う維持放電期間を備えた第1のサブフィールドと、前のサブフィールドで放電していたセルのみ放電させる電圧値とパルス幅を有した消去パルスを印加して、前のサブフィールドで放電していたセルのみ放電させた後、上記第1及び第2の電極間の印加電圧を0として前記誘電体上に蓄積した壁電荷を消去させる第2のリセット期間、前記第1の電極あるいは第2の電極と前記第3の電極との間で放電させ、前記誘電体上に壁電荷を蓄積し、書き込みを行うアドレス期間、及び前記第1の電極及び第2の電極間に交流電圧を印加し、上記誘電体上に蓄積した壁電荷を利用して維持放電を行う維持放電期間を備えた第2のサブフィールドとの少なくとも2種類のサブフィールドを備えたフィールドであることを特徴とするプラズマディスプレイパネルの駆動方法。
Patent cited by the Patent：
Cited by applicant (3)
Cited by examiner (3)
Return to Previous Page
