Pat

J-GLOBAL ID：200903094315999090

分散共有メモリ型マルチプロセッサシステム

Inventor： 岩佐 繁明 ,  大溝 孝
Applicant, Patent owner： 株式会社東芝
Agent (1)： 三好 秀和 (外3名)
Gazette classification：公開公報
Application number (International application number)：1993199772
Publication number (International publication number)：1994110844
Application date： Aug. 11, 1993
Publication date： Apr. 22, 1994
Summary：

【要約】【目的】 CPUとキャッシュメモリと主記憶の一部と共有管理部とを備えた複数のプロセッサを共有バスで接続して成る分散共有メモリ型マルチプロセッサシステムにおいて、共有バス上のトラフィックを少なくして、キャッシュの一貫性保持を実現する。【構成】 共有管理部4が、自己の主メモリのアドレスが他のプロセッサのキャッシュメモリ上に存在するか(共有か)否か(非共有か)の情報を記憶する主記憶タグメモリ27やキャッシュメモリのデータ・エントリが更新され且つ共有メモリに書き戻されていないか(ダーティ)否か(クリーン)の情報を記憶するキャッシュ状態タグメモリ24備え、CPUが自己の主メモリへの書き込みを行う際に、主記憶タグが共有であれば共有バス上に無効化命令を出してキャッシュの一貫性を保証し、非共有であれば共有バス上には何も出さずに自己のプロセッサ内部だけで処理を行う。又、別のプロセッサ・ユニットからのアクセス要求に対し、キャッシュ状態タグがダーティであればこのアクセス要求に介入して一貫性保持を行う。

Claim (excerpt)：

共有バスを介して結合された複数のプロセッサ・ユニットから成る分散共有メモリ型マルチプロセッサ・システムであって、各プロセッサ・ユニットが、CPUと、内部バスを介してCPUと接続され、システムの共有メモリの分散された一部を記憶する主メモリと、内部バスを介して主メモリと接続され、共有メモリの選択されたデータ・エントリをキャッシュするCPUキャッシュメモリと、内部バスを介して主メモリとCPUキャッシュメモリと接続され、内部バスと共有バスをインタフェースする共有管理部で、該各プロセッサ・ユニット上の主メモリの各データ・エントリが他のプロセッサ・ユニット上のCPUキャッシュメモリに共有されているか否かを示す主メモリの各データ・エントリの共有状態を記憶する主記憶タグ手段と、CPUによる主メモリの或るデータ・エントリに対する書き込み命令の実行に対して、主記憶タグ手段の該或るデータ・エントリの共有状態が該或るデータ・エントリは他のプロセッサ・ユニット上のCPUキャッシュメモリに共有されていることを示している時に、該他のプロセッサ・ユニット上のCPUキャッシュメモリの該或るデータ・エントリを無効化するように該他のプロセッサ・ユニットに命令する無効化命令を共有バス上に発行する命令手段と、CPUキャッシュメモリに記憶された選択されたデータ・エントリのアドレスを記憶するキャッシュ・タグ手段と、某データ・エントリに対する無効化命令を共有バスから受け取り該某データ・エントリのアドレスがキャッシュ・タグ手段に記憶されている時に、CPUキャッシュメモリの該某データ・エントリを無効化する制御手段と、を含むものと、から成るシステム。

IPC (2)：

G06F 15/16 320 ,  G06F 12/08 310