Pat

J-GLOBAL ID：200903094325204702

無瞬断切替え回路及びその方法

Inventor： 山本 哲也
Applicant, Patent owner： 日本電気エンジニアリング株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1998173543
Publication number (International publication number)：2000013346
Application date： Jun. 19, 1998
Publication date： Jan. 14, 2000
Summary：

【要約】【課題】 制御の簡略化と回路規模の縮小化とを図ることが可能な無瞬断切替え回路を提供する。【解決手段】 運用系/予備系のフレーム/マルチフレーム同期検出部21,22は64フレーム単位のマルチフレームの同期をとる。運用系/予備系のフレームバッファ23,24はエラーを検出するまでの時間分(3フレーム)のデータを保持する。書込み判定部25は書込むデータと書込みアドレスとステータスビットと該当アドレスのメモリ部28の値と該当アドレスに書込まれたステータスビットの値とを参考にしてメモリ部28への書込み判定を行う。アドレス比較部26は運用系/予備系の両系の書込みアドレスを比較して遅い側の系のアドレスを基に読出し位相を生成する。

Claim (excerpt)：

運用系及び予備系の伝送路を介して入力されるデータにエラーが発生した時に前記運用系から前記予備系への切替えを無瞬断で行う無瞬断切替え回路であって、前記運用系及び前記予備系で共用されかつマルチフレーム単位のデータを格納するメモリと、前記運用系及び前記予備系各々に設けられかつ前記マルチフレーム単位のデータの位相同期を確立する運用系及び予備系の同期手段と、前記運用系及び予備系の同期手段で位相同期が確立されたデータ及び少なくとも当該データのエラーの有無と前記運用系及び前記予備系の情報と前記メモリからの読出し完了状態と前記伝送路の選択がどちらの系を選択しているかとを示すステータス情報とを前記メモリに対応付けて書込む書込み手段とを有することを特徴とする無瞬断切替え回路。

IPC (3)：

H04J 3/00 ,  H04J 3/14 ,  H04L 1/22

FI (3)：

H04J 3/00 R ,  H04J 3/14 Z ,  H04L 1/22

F-Term (13)：

5K014AA01 ,  5K014CA01 ,  5K014DA06 ,  5K014FA01 ,  5K014HA10 ,  5K028AA07 ,  5K028KK12 ,  5K028MM14 ,  5K028NN02 ,  5K028PP12 ,  5K028QQ01 ,  5K028RR04 ,  5K028SS24