Pat

J-GLOBAL ID：200903094336788170

薄膜トランジスターの製造方法

Inventor： 畑 明宏 ,  島田 康憲
Applicant, Patent owner： シャープ株式会社
Agent (1)： 梅田 勝
Gazette classification：公開公報
Application number (International application number)：1993320135
Publication number (International publication number)：1995176750
Application date： Dec. 20, 1993
Publication date： Jul. 14, 1995
Summary：

【要約】【目的】 薄膜トランジスターのオフセットゲートの形成を精度良く、マスク枚数の増加をせずに達成する。【構成】 ゲート電極をマスクとして不純物イオンの注入を行い、その後、このゲート電極の裏面からゲート上のフォトレジストの露光を行うセルフアライメント方式によりゲート電極より細らせたレジストパターンを形成する。さらに、ゲート電極のエッチングを行うことにより、ゲート電極を細らすことによりオフセットゲート構造を形成する。

Claim (excerpt)：

絶縁性基板上又は、表面に絶縁膜をもつ基板上に、真性半導体膜、ゲート絶縁膜、ゲート電極を形成する工程と、上記真性半導体層に不純物イオンを注入する工程と、層間絶縁膜、ソース・ドレインを形成する工程とオフセットゲートを形成する工程を有する薄膜トランジスタの製造方法において、ゲート電極をマスクとして上記真性半導体に不純物イオンを注入してソース領域、ドレイン領域を形成した後に、該ゲート電極をマスクとして裏面からの露光によりゲート電極を細くする工程を備えることを特徴とする薄膜トランジスターの製造方法。

IPC (2)：

H01L 29/786 ,  H01L 21/336

FI (2)：

H01L 29/78 311 P ,  H01L 29/78 311 G