Pat

J-GLOBAL ID：200903094349553570

バックプレッシャ制御方法およびその装置

Inventor： 傍士 智成
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 堀 城之
Gazette classification：公開公報
Application number (International application number)：1998204247
Publication number (International publication number)：2000022716
Application date： Jul. 06, 1998
Publication date： Jan. 21, 2000
Summary：

【要約】【課題】 本発明は、パケットメモリを有効利用してパケット入力状況下でバックプレッシャの公平性を確保するバックプレッシャ制御装置を提供する。【解決手段】 出力バッファ処理部50〜55に、パケットを複数の固定長に分割しあらかじめパケットメモリに保存し連続的に入力する複数のページをカウントするバックプレッシャカウンタを設ける。バックプレッシャカウンタを、初期設定として閾値を有した共有バックプレッシャカウンタおよび送信元に対応して設けた複数の個別バックプレッシャカウンタにて構成する。入力したページを供給バックプレッシャカウンタにてカウントし、閾値を越える場合に個別バックプレッシャカウンタにてカウントする。個別バックプレッシャカウンタの閾値を越える場合は、送信元からのページに対し、転送制限する。連続的に転送するページを救済しつつパケットメモリの不足による受信影響を低減する。

Claim (excerpt)：

入力されたパケットを所定の宛先に出力するパケットスイッチのバックプレッシャ制御方法において、前記入力されたパケットのパケット長を共有バックプレッシャカウンタにてあらかじめ設定された閾値に基づいてカウントし、この共有バックプレッシャカウンタにてカウントしたパケット長が前記共有バックプレッシャカウンタの閾値を越えた際に、個別バックプレッシャカウンタにてあらかじめ設定された閾値に基づいてパケット長をカウントすることを特徴とするバックプレッシャ制御方法。

IPC (3)：

H04L 12/28 ,  H04L 12/56 ,  H04Q 3/00

FI (3)：

H04L 11/20 H ,  H04Q 3/00 ,  H04L 11/20 102 Z

F-Term (6)：

5K030GA06 ,  5K030HA08 ,  5K030KA02 ,  5K030KX12 ,  5K030KX13 ,  5K030MB11