Pat

J-GLOBAL ID：200903094372545186

ソフトウエア・アーキテクチャを用いた高度並列コンピュータ・システムの制御方式

Inventor： スレッシュ ジャガナサン ,  ジェームス エフ.フィルビン
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 後藤 洋介 (外2名)
Gazette classification：公開公報
Application number (International application number)：1995041126
Publication number (International publication number)：1995271738
Application date： Feb. 28, 1995
Publication date： Oct. 20, 1995
Summary：

【要約】【目的】 いくつかの抽象体の層を備えた、高度並列コンピュータ・システムを制御するソフトウエア・アーキテクチャを用いた制御方式の提供。【構成】 抽象物理的マシン10(第1層)は抽象物理的プロセッサの組を含んでおり、マイクロカーネルと考えることができる。第2層は仮想マシン2と仮想プロセッサ16とを含んでいる。仮想マシンは仮想アドレス空間と、仮想トポロジーで接続された仮想プロセッサの組とを備えている。仮想マシンは抽象物理的マシンにマッピングされ、各仮想プロセッサは抽象物理的プロセッサにマッピングされている。第3層は、スレッド18を定義している。スレッドは、仮想プロセッサ上でランするライトウエイトのプロセスである。望ましくは、抽象物理的マシン、抽象物理的プロセッサ、仮想マシン、仮想プロセッサ、スレッド・グループ、ならびにスレッドはすべてファーアストクラスのオブジェクトである。

Claim (excerpt)：

高度並列コンピュータ・システムを制御するためのソフトウエア・アーキテクチャを用いた高度並列コンピュータ・システムの制御方式において、一つのマイクロカーネルを形成する複数の抽象物理的プロセッサを備えた複数の抽象物理的マシンと;前記複数の抽象物理的プロセッサに付随し、複数の仮想プロセッサを備えた複数の仮想マシンと;前記複数の仮想プロセッサ上でランする複数のスレッドを備えた複数のスレッド・グループとを備え、前記複数の仮想プロセッサおよび前記複数のスレッドはファーストクラスのオブジェクトであることを特徴とするソフトウエア・アーキテクチャを用いた高度並列コンピュータ・システムの制御方式。

IPC (2)：

G06F 15/16 430 ,  G06F 9/46 350