Pat
J-GLOBAL ID：200903094424752894
昇圧回路
Inventor：
Applicant, Patent owner：
Agent (1)：
▲柳▼川 信
Gazette classification：公開公報
Application number (International application number)：1997267604
Publication number (International publication number)：1999110989
Application date： Oct. 01, 1997
Publication date： Apr. 23, 1999
Summary：
【要約】【課題】 ICチップ面積を増大することなく効率良く短時間で所望の昇圧電圧を得る。【解決手段】 4相クロックの昇圧回路において、電荷転送トランジスタM1のゲートQ1とドレインP1との間に設けられた昇圧押上げ用トランジスタN1のゲート駆動クロックを、ノードP1からP2方向に見て所定数段先の、ノードP2と同一のタイミングのクロックとする。例えば、ノードP4にトランジスタN1のゲートを接続する構成とすることで、このトランジスタN1の電荷伝送効率を向上させることができる。
Claim (excerpt)：
第1〜第3のノードと、前記第1のノードの電荷を前記第2のノードへ転送して当該第2のノードの電位の絶対値を上昇せしめるための第1の電荷転送素子と、前記第1のノードと前記第1の電荷転送素子の制御電極との間に設けられた第2の電荷転送素子と、前記第1のノードに一端が接続された第1の容量素子と、前記第1の電荷転送素子の制御電極に一端が接続された第2の容量素子と、前記第2のノードの電荷を前記第3のノードへ転送して当該第3のノードの電位の絶対値を上昇せしめるための第3の電荷転送素子と、前記第2のノードと前記第3の電荷転送素子の制御電極との間に設けられた第4の電荷転送素子と、前記第2のノードに一端が接続された第3の容量素子と、前記第3の電荷転送素子の制御電極に一端が接続された第4の容量素子とからなり、前記第1〜第4の容量素子の各他端に互いに異なるクロック信号を供給するようにした昇圧手段が、複数段直列接続されてなる昇圧回路であって、前記第2の電荷転送素子の制御電極は、前記第1のノードから前記第2のノードへの方向の所定数段先の昇圧手段内の前記第3の容量素子と同じタイミングのクロック信号を受ける容量素子の一端に接続され、前記第4の電荷転送素子の制御電極は、前記第3のノードから前記第4のノードへの方向の所定数段先の昇圧手段内の前記第1の容量素子と同じタイミングのクロック信号を受ける容量素子の一端に接続されていることを特徴とする昇圧回路。
IPC (2)：
FI (2)：
G11C 17/00 632 A
, H02M 3/07
