Pat

J-GLOBAL ID：200903094435263844

半導体装置およびその製造方法

Inventor： 柴田 義行 ,  広藤 裕一
Applicant, Patent owner： 松下電器産業株式会社
Agent (1)： 小鍜治 明 (外2名)
Gazette classification：公開公報
Application number (International application number)：1992081811
Publication number (International publication number)：1993283629
Application date： Apr. 03, 1992
Publication date： Oct. 29, 1993
Summary：

【要約】【目的】 シリコン基板中に形成した二重ウェル構造で基板とのパンチスルー耐性を向上させ、かつ微細化する。【構成】 シリコン基板1に二重ウェル構造を形成する場合、Nウェル4の深部にウェル構成元素、例えば、リンを高エネルギー注入により高濃度に導入して高濃度リン層6を形成することにより、Pウェル8と基板1間のパンチスルー耐性が向上する。

Claim (excerpt)：

一方導電型半導体基板中の所定の位置に、所定の深さの他方導電型の第1のウェル領域と、前記第1のウェル領域内の所定の位置に前記第1のウェル領域より浅い前記基板と同一導電型の第2のウェル領域と、前記第1のウェルが底部の、前記基板と前記第2のウェルに挟まれる領域に前記第1のウェル領域と同一導電型で高不純物濃度の埋め込み領域を有してなる半導体装置。

IPC (2)：

H01L 27/092 ,  H01L 21/265

FI (2)：

H01L 27/08 321 B ,  H01L 21/265 A

Patent cited by the Patent：

Cited by examiner (2)

• 特開昭60-123272
  
• 特開昭55-137892