Pat

J-GLOBAL ID：200903094435870228

薄膜トランジスタパネル

Inventor： 中村 やよい
Applicant, Patent owner： カシオ計算機株式会社
Gazette classification：公開公報
Application number (International application number)：1993095067
Publication number (International publication number)：1994289430
Application date： Mar. 31, 1993
Publication date： Oct. 18, 1994
Summary：

【要約】【目的】ゲートラインの端子部のない端部側からの金属部分の電解腐食を抑制し、液晶表示素子の表示エリア内に染み模様状の異常表示が発生するのを防ぐ。【構成】両端が基板1の余白部1Bに導出されてこの余白部1Bに形成された陽極酸化用給電路10につながっているゲートラインGLの端部を、余白部1Bの分断線cより内側の部分Pにおいてその断面全域にわたり陽極酸化した。

Claim (excerpt)：

アクティブマトリックス液晶表示素子に用いる薄膜トランジスタパネルであって、透明基板の上に、複数の画素電極と、これら各画素電極にそれぞれ接続された複数の薄膜トランジスタと、前記薄膜トランジスタにゲート信号を供給するゲートラインと、前記薄膜トランジスタにデータ信号を供給するデータラインとを形成してなり、前記薄膜トランジスタは、前記基板上に配線した前記ゲートラインに一体に形成されたゲート電極と、このゲート電極を覆うゲート絶縁膜と、このゲート絶縁膜の上に形成した半導体膜と、この半導体膜の上に形成したソース電極およびドレイン電極とで構成され、前記ゲートラインおよび前記ゲート電極の表面が、前記ゲートラインの一端側に形成した端子部を除いて陽極酸化されているとともに、前記ゲートラインの両端部のうち少なくとも前記端子部のない端部がその断面全域にわたり陽極酸化されていることを特徴とする薄膜トランジスタパネル。

IPC (4)：

G02F 1/136 500 ,  G02F 1/133 550 ,  G02F 1/1343 ,  G02F 1/1345