Pat
J-GLOBAL ID:200903094538176150

半導体装置の製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 秋田 収喜
Gazette classification:公開公報
Application number (International application number):1999101346
Publication number (International publication number):2000294607
Application date: Apr. 08, 1999
Publication date: Oct. 20, 2000
Summary:
【要約】【課題】 半導体装置の歩留まりが低下する。【解決手段】 半導体装置の製造方法において、半導体ウエハの表裏面のうちの表面に、回路を有する複数のチップ形成領域を形成する工程の後であって、前記各チップ形成領域上にバンプ電極を形成する工程の前に、前記各チップ形成領域と対応する前記半導体ウエハの裏面側の領域に夫々識別マークを形成する工程を備える。
Claim (excerpt):
半導体ウエハの表裏面のうちの表面に、回路を有する複数のチップ形成領域を形成する工程の後であって、前記各チップ形成領域上にバンプ電極を形成する工程の前に、前記各チップ形成領域と対応する前記半導体ウエハの裏面側の領域に夫々識別マークを形成する工程を備えたことを特徴とする半導体装置の製造方法。
IPC (4):
H01L 21/66 ,  G01R 31/26 ,  H01L 21/02 ,  H01L 21/60
FI (4):
H01L 21/66 E ,  G01R 31/26 Z ,  H01L 21/02 A ,  H01L 21/92 604 Z
F-Term (17):
2G003AA08 ,  2G003AA10 ,  2G003AF08 ,  2G003AG11 ,  2G003AH00 ,  2G003AH07 ,  4M106AA01 ,  4M106AA02 ,  4M106AB07 ,  4M106AD09 ,  4M106BA05 ,  4M106BA11 ,  4M106DJ02 ,  4M106DJ04 ,  4M106DJ05 ,  4M106DJ38 ,  4M106DJ40
Patent cited by the Patent:
Cited by examiner (9)
Show all

Return to Previous Page