Pat

J-GLOBAL ID：200903094613981756

半導体装置及びその製造方法

Inventor： 松本 明
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 鈴木 章夫
Gazette classification：公開公報
Application number (International application number)：2000115837
Publication number (International publication number)：2001298081
Application date： Apr. 12, 2000
Publication date： Oct. 26, 2001
Summary：

【要約】【課題】 デュアルダマシン配線の配線幅、配線長の違いにかかわらず、フォトレジストの膜厚を均一化し、一定寸法のヴィアホールを形成して所望の配線特性を得ることを可能にした半導体装置及びその製造方法を提供する。【解決手段】 絶縁膜の表面に形成された幅寸法の大きなデュアルダマシン配線106のトレンチ108には、当該トレンチ108の底面に形成されるヴィアホール110に近接してダミー壁112が設けられ、当該ダミー壁112によりトレンチ108の実質的な幅寸法を、幅寸法の小さいデュアルダマシン配線105のトレンチ107の幅寸法とほぼ同程度にする。ヴィアホール110を形成する際のフォトレジストを、幅寸法の異なる配線のそれぞれにおいてほぼ均一な状態で塗布形成し、露光、現像により均一な寸法のフォトレジストパターンを形成することが可能になり、幅寸法の異なるそれぞれの配線の各ヴィアホールの寸法を均一化し、コンタクト抵抗が等しいデュアルダマシン配線を形成することが可能になる。

Claim (excerpt)：

絶縁膜の表面にトレンチが設けられ、前記トレンチの底面に下層配線に接続するためのヴィアホールが設けられ、前記トレンチ及び前記ヴィアホール内に導電材料が埋設されているデュアルダマシン配線を備える半導体装置において、前記トレンチには前記ヴィアホールを形成する領域において、前記トレンチの幅寸法を小さくするためのダミー壁が設けられていることを特徴とする半導体装置。

F-Term (5)：

5F033MM02 ,  5F033MM21 ,  5F033MM23 ,  5F033UU04 ,  5F033XX00