Pat

J-GLOBAL ID：200903094632446020

強/高誘電体集積回路とその製作方法

Inventor： 内田 寛人 ,  曽山 信幸 ,  影山 謙介 ,  小木 勝実 ,  マイケル・シー・スコット ,  カルロス・エイ・パズデアラウジョ ,  ラリー・ディー・マクミラン ,  ジョセフ・ディ・クチュラロ ,  ゲイリー・エフ・ダーベンウィック
Applicant, Patent owner： 三菱マテリアル株式会社 ,  シンメトリックス・コーポレイション
Agent (1)： 広瀬 章一
Gazette classification：公開公報
Application number (International application number)：1997199502
Publication number (International publication number)：1999003977
Application date： Jul. 25, 1997
Publication date： Jan. 06, 1999
Summary：

【要約】【課題】 特に層状超格子材料を使用した強/高誘電体キャパシタの還元性ガスによる損傷に起因するリークをなくし、かつ集積回路の構造と製作方法を単純化する。【解決手段】 基板20上の絶縁層31を貫通して設けたプラグ38に接する下部電極32と好ましくは層状超格子材料からなる強/高誘電体層34と上部電極36とを含む強誘電体キャパシタ30を備えて集積回路において、強/高誘電体層を自己パターン化によりメモリーセルを完全に覆うように形成する。この強/高誘電体層34は自己パターン化により形成された犠牲保護層40 (例、タンタル酸ストロンチウム、酸化タンタル、ビスマス不足タンタル酸ストロンチウムビスマス、チタン酸ストロンチウム、ジルコン酸ストロンチウム、ニオブ酸ストロンチウム、窒化タンタル、または酸窒化タンタル) で完全に覆われる。

Claim (excerpt)：

下記要素を備えたことを特徴とする強誘電体集積回路:基板面を画定する半導体基板;この基板上に形成された、活性領域とトランジスタゲートとを含むトランジスタ;このトランジスタゲートの上に設けた絶縁層;この絶縁層を貫通して前記活性領域に達し、かつ前記トランジスタゲートの上に広がっている導電性プラグ;この導電性プラグと電気的接触をなし、かつ該導電性プラグと前記活性領域の両方の上を完全に覆う強誘電体デバイス;この強誘電体デバイスの上を完全に覆う犠牲保護層;およびこの保護層を貫通し、前記強誘電体デバイスと電気的接触をなす配線要素。

IPC (9)：

H01L 27/10 451 ,  H01L 21/316 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 27/108 ,  H01L 21/8242 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (5)：

H01L 27/10 451 ,  H01L 21/316 G ,  H01L 27/04 C ,  H01L 27/10 651 ,  H01L 29/78 371

Patent cited by the Patent：

Cited by examiner (1)

• 半導体素子および強誘電体コンデンサ
  Gazette classification：公開公報   Application number：特願平6-147041   Applicant：モトローラ・インコーポレイテッド