Pat

J-GLOBAL ID：200903094698687738

半導体装置およびその製造方法

Inventor： 大倉 嘉之 ,  原田 秀樹
Applicant, Patent owner： 富士通株式会社
Agent (1)： 伊東 忠彦
Gazette classification：公開公報
Application number (International application number)：1998010453
Publication number (International publication number)：1998284602
Application date： Jan. 22, 1998
Publication date： Oct. 23, 1998
Summary：

【要約】【課題】 密着性に優れ、吸湿性が少なく、平坦で低誘電率の層間絶縁膜を有する半導体装置を提供する。【解決手段】 配線パターンを含む配線層と、前記配線層上に、前記配線パターンを覆うように形成され、粒子を充填した構造の層間絶縁膜とを備えた半導体装置において、前記粒子を、50nm〜5nmの範囲の粒径を有するSiO2 粒子とし、前記層間絶縁膜中、隣接する粒子と粒子との間に、空隙を形成する。

Claim (excerpt)：

配線パターンを含む配線層と、前記配線層上に、前記配線パターンを覆うように形成され、粒子を充填した構造の層間絶縁膜とを備えた半導体装置において、前記粒子は、50nm〜5nmの範囲の粒径を有するSiO2 粒子よりなり、前記層間絶縁膜中には、隣接する粒子と粒子との間に、空隙が形成されており、前記層間絶縁膜の空隙率は、1 3〜42%の範囲であることを特徴とする請求項1または2記載の半導体装置。

IPC (2)：

H01L 21/768 ,  H01L 21/316

FI (2)：

H01L 21/90 V ,  H01L 21/316 G