Pat
J-GLOBAL ID：200903094712174170

半導体装置の製造方法

Inventor：
近藤 研二

About 近藤 研二


Applicant, Patent owner：
日本電気株式会社

About 日本電気株式会社


Agent (1)： 菅野 中
Gazette classification：公開公報
Application number (International application number)：1997286476
Publication number (International publication number)：1999121433
Application date： Oct. 20, 1997
Publication date： Apr. 30, 1999
Summary：
【要約】【課題】 化学増幅系ポジ型レジストをフッ酸が含まれる強酸性のウェットエッチング液に浸けたときのレジストパターンの剥がれや変形等を防止する。【解決手段】 化学増幅系ポジ型レジスト3をマスクとしてウェットエッチング液でウェットエッチングを行うための前処理として、イオン系界面活性剤を用いた処理を行うことにより、ウェットエッチング液中に含まれるフッ酸によるレジスト中へのしみ込みを防止し、レジストパターンの剥がれや変形等のパターン異常を防止する。
Claim (excerpt)：
リソグラフィー工程と、前処理工程と、ウェットエッチング工程とを有する半導体装置の製造方法であって、前記リソグラフィー工程は、半導体基板上に形成された酸化膜上に化学増幅レジストを塗布し、その後に露光、露光を行い、ベーク(PEB)、現像、ポストベークの順にレジストパターンを形成する処理を行うものであり、前記前処理工程は、前記リソグラフィー工程を経た前記半導体基板をウェットエッチング工程の前段階にイオン系界面活性剤を用いて処理を行うものであり、前記ウェットエッチング工程は、前記前処理工程の処理後に前記レジストパターンをマスクとしてフッ酸を含むウェットエッチング液を用いてシリコン酸化膜を等方性エッチングする処理を行うものであることを特徴とする半導体装置の製造方法。
IPC (2)：
H01L 21/306 ,  H01L 21/027
FI (2)：
H01L 21/306 D ,  H01L 21/30 570
Patent cited by the Patent：
Cited by examiner (4)
Show all

Return to Previous Page

TOP

BOTTOM