Pat

J-GLOBAL ID：200903094759107420

半導体デバイスおよびその作製方法

Inventor： ジェイムス・ハートフィール・コンフォート ,  デビッド・ルイス・ハラメ ,  スコット・リチャード・スティッフラー
Applicant, Patent owner： インターナショナル・ビジネス・マシーンズ・コーポレイション
Agent (1)： 頓宮 孝一 (外4名)
Gazette classification：公開公報
Application number (International application number)：1992344533
Publication number (International publication number)：1993275526
Application date： Dec. 24, 1992
Publication date： Oct. 22, 1993
Summary：

【要約】【目的】 シリコン・ゲルマニウム層を有するFETデバイスおよびバイポーラデバイスのための溝絶縁構造およびその作製方法を提供する。【構成】 シリコン・ゲルマニウム層を有し、半導体デバイスが溝構造によって絶縁されているFETデバイスあるいはバイポーラ・デバイスに用いる絶縁構造である。溝は、パッド層、単結晶シリコン層、ならびにシリコン・ゲルマニウム層、さらにシリコン基板をエッチングして形成する。シリコン・ゲルマニウム層は単結晶シリコン層とシリコン基板との間に配し、単結晶シリコン層はパッド層により被覆する。単結晶シリコン層は溝の内張りとして形成する。次に、このシリコンの内張りを酸化することにより、溝絶縁をパシベーションする。その後、溝を絶縁体で塞ぎ、その結果、溝絶縁によりシリコン・ゲルマニウム層が露出し、寄生漏洩が生じてデバイスが影響を受けることを防止する。

Claim (excerpt)：

シリコン・ゲルマニウム層を有する基板を備え、前記基板は溝を有し、前記溝は、前記シリコン・ゲルマニウム層を通じて形成されて且つ前記基板中に側壁を有し、前記側壁はシリコン層によって被覆され、前記シリコン層は前記シリコン・ゲルマニウム層の表面を被覆している半導体デバイス。