Pat

J-GLOBAL ID：200903094897202026

半導体集積回路の配線構造体及びその製造方法

Inventor： 小野 秀昭 ,  中野 正
Applicant, Patent owner： 川崎製鉄株式会社
Agent (1)： 小杉 佳男 (外2名)
Gazette classification：公開公報
Application number (International application number)：1993107137
Publication number (International publication number)：1994318594
Application date： May. 10, 1993
Publication date： Nov. 15, 1994
Summary：

【要約】【目的】Alより低い抵抗でしかも耐エレクトロマイグレーション性に優れたCuの拡散を防止でき、LSIの高速動作を可能にする半導体集積回路の配線構造体を提供する。【構成】Si基板12の表面に5000Åの絶縁膜14を形成し、この絶縁膜14の表面にTiN膜16を形成した。このTiN膜16の上にAl膜18を形成し、Al膜18の上にTiN膜20を形成した。このTiN膜20の上に層間絶縁膜22を形成し、この層間絶縁膜22のビアホールは、W24で埋め込んだ。ブランケットW-CVD法により、ビアホールにW24が埋め込まれると同時にTiN密着膜26の表面にW膜28を形成し、第2層目のCu配線30のバリア膜にした。

Claim (excerpt)：

半導体集積回路の配線構造体において、AlもしくはAl合金からなる第1層目の配線と、Cuからなる第2層目以上の配線と、該第2層目以上の配線の下地になるW膜と、Wが埋め込まれた、前記第2層目以上の配線を互いに接続するためのビアホールとを備えたことを特徴とする半導体集積回路の配線構造体。

IPC (4)：

H01L 21/3205 ,  H01L 21/28 301 ,  H01L 21/285 ,  H01L 21/90

FI (2)：

H01L 21/88 R ,  H01L 21/88 N