Pat

J-GLOBAL ID：200903094943723311

薄膜電極パターン形成方法

Inventor： 関本 敏 ,  ▲吉▼野 幸夫
Applicant, Patent owner： 株式会社村田製作所
Agent (1)： 深見 久郎 (外2名)
Gazette classification：公開公報
Application number (International application number)：1991209313
Publication number (International publication number)：1993048245
Application date： Aug. 21, 1991
Publication date： Feb. 26, 1993
Summary：

【要約】【目的】 基板上に、Ni-Cr等からなる第1の下地金属膜およびAuからなる第2の下地金属膜を順次形成し、その上に、レジストを用いた選択めっきによりAuからなるめっき膜を形成した後、不要な下地金属膜をウェットエッチングにより除去することにより生じる、めっき膜の腐蝕という問題を回避する。【構成】 不要な第2の下地金属膜13を、ドライエッチングにより除去し、不要な第1の下地金属膜12をドライエッチングまたはウェットエッチングにより除去する。

Claim (excerpt)：

基板を用意し、前記基板上に下地金属膜を形成し、前記下地金属膜上にパターニングされたレジスト膜を形成し、前記下地金属膜上であって、前記レジスト膜が形成された部分を除いて、めっき膜をめっきにより形成し、前記レジスト膜を除去し、除去前の前記レジスト膜により覆われていた部分にある前記下地金属膜をエッチングにより除去する、各ステップを備える、薄膜電極パターン形成方法において、前記下地金属膜を除去するステップは、ドライエッチングにより前記下地金属膜の少なくとも一部を除去するステップを備えることを特徴とする、薄膜電極パターン形成方法。