Pat

J-GLOBAL ID：200903094988761370

電気的に書込および消去可能な半導体記憶装置の製造方法

Inventor： 味香 夏夫 ,  大井 誠
Applicant, Patent owner： 三菱電機株式会社
Agent (1)： 深見 久郎 (外3名)
Gazette classification：公開公報
Application number (International application number)：1991299005
Publication number (International publication number)：1993136423
Application date： Nov. 14, 1991
Publication date： Jun. 01, 1993
Summary：

【要約】【目的】 フラッシュEEPROMのメモリセルの電化蓄積電極下におけるp+ 型不純物拡散領域のチャネル長方向の長さのばらつきを低減することによって、しきい値電圧のばらつきを低減する。【構成】 半導体基板の主表面上に第1の誘電体膜を介在して電荷蓄積電極を形成する(20)。この電荷蓄積電極の上に第2の誘電体膜を介在して制御電極を形成する(30)。そして、電荷蓄積電極を通過するようにBF2 を注入し、少なくとも電荷蓄積電極の下の半導体基板にp型不純物領域を形成する(40)。

Claim (excerpt)：

電気的に書込および消去可能な半導体記憶装置の製造方法であって、半導体基板の主表面上に第1の誘電体膜を介在して電荷蓄積電極を形成する工程と、前記電荷蓄積電極上に第2の誘電体膜を介在して制御電極を形成する工程と、前記電荷蓄積電極を通過するようにBF2 を注入することによって、少なくとも前記電荷蓄積電極の下の前記半導体基板にp型不純物領域を形成する工程と、を備えた半導体記憶装置の製造方法。

IPC (2)：

H01L 29/788 ,  H01L 29/792