Pat

J-GLOBAL ID：200903095160017348

半導体メモリ

Inventor： 太田 邦一
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 内原 晋
Gazette classification：公開公報
Application number (International application number)：1991215648
Publication number (International publication number)：1993055513
Application date： Aug. 28, 1991
Publication date： Mar. 05, 1993
Summary：

【要約】【目的】 DRAMメモリセルのキャパシタ容量を大きくしかもセル面積を小さくする。【構成】 導体膜1,3と絶縁膜2からなるキャパシタがドレーン4、ゲート5、ソース6からなるMOSFETの上にあってセルを構成している。キャパシタを導体膜1,3がシリコン基板10と垂直になるように配置し、導体膜1の側面でソース4に接続している。キャパシタはトランジスターとは別の工程で作製し、層状のキャパシタの側面を基板10上の接続用導体9と接続する。

Claim (excerpt)：

基板上に形成されたMISトランジスタと、このMISトランジスタの一方の拡散層に一方の電極が接続されもう一方の電極が電源に接続されたキャパシタとでメモリセルが構成された半導体メモリにおいて、前記キャパシタの電極面が基板面に対して垂直あるいは大きな角度を有していることを特徴とする半導体メモリ。