Pat

J-GLOBAL ID：200903095266786456

多層セラミック回路基板の製造方法

Inventor： 井本 晃 ,  久高 将文 ,  末永 弘 ,  松本 譲 ,  坂ノ上 聡浩 ,  古橋 和雅
Applicant, Patent owner： 京セラ株式会社
Gazette classification：公開公報
Application number (International application number)：1993129542
Publication number (International publication number)：1995015143
Application date： May. 31, 1993
Publication date： Jan. 17, 1995
Summary：

【要約】【目的】 製造方法が簡略化し、精度よくビアホール導体となる貫通穴を形成でき、高密度内部配線が可能な多層セラミック回路基板の製造方法を提供する。【構成】多層セラミック回路基板の絶縁層1a〜1eとなる絶縁膜11a〜11eを、光硬化可能なモノマーを有するスリップ材を塗布・乾燥して形成し、この絶縁膜11a〜11eの貫通穴32を光硬化可能なモノマーの露光、現像処理によって形成し、その後、ビアホール導体となる導体31の充填、内部配線となる配線パターン21の印刷を行い、さらに絶縁膜11a〜11eの塗布・乾燥を繰り返して、一体焼結する製造方法である。

Claim (excerpt)：

ガラス・セラミックから成る複数積層された絶縁層と、前記絶縁層間に配置された内部配線と、前記異なる絶縁層間の内部配線を接続するためのビアホール導体とを含む多層セラミック回路基板の製造方法であって、セラミック材料、ガラス材料、光硬化可能なモノマー、有機バインダ及び有機溶剤とからなるスリップ材を薄層化し乾燥して、絶縁膜を作成する工程と、前記絶縁膜のビアホール導体を形成する位置を除く表面に露光処理を施す工程と、前記絶縁膜を現像処理してビアホール導体を形成する位置に貫通穴を形成する工程と、前記貫通穴内にビアホール導体となる導電性ペーストを充填するとともに、前記絶縁膜の表面に導電性ペーストを印刷し、内部配線パターンを形成する工程と、前記各工程を順次繰り返し、内部配線パターンと貫通穴内に導電性ペーストを充填した絶縁膜を多層に積層する工程と、前記多層に積層した絶縁膜を焼成する工程とから成ることを特徴とする多層セラミック回路基板の製造方法。

Patent cited by the Patent：

Cited by examiner (4)

• 特開昭59-086292
  
• 特開昭61-158861
  
• 特開平1-183456
  
• 特開昭63-064953