Pat
J-GLOBAL ID:200903095285446801
ソーラモジュールの製造方法
Inventor:
,
,
Applicant, Patent owner:
Agent (1):
矢野 敏雄 (外2名)
Gazette classification:公開公報
Application number (International application number):1995142174
Publication number (International publication number):1995335924
Application date: Jun. 08, 1995
Publication date: Dec. 22, 1995
Summary:
【要約】【目的】 積層構造の薄膜ソーラセルのための簡単かつ確実に実施できる構造化方法を提供する。【構成】 パルス化されたレーザを、透過性基板と透過性の電極層を貫通させて半導体材料へ照射する。これにより半導体材料は透過性の層から切除され、場合によってはその上に位置する別の材料から成る層領域もいっしょに除去される。互いに平行な構造化ラインの配列は、最小の所要面積または最大の構造化安定性が得られるよう最適化される。
Claim (excerpt):
透過性の基板(1)上に、集積されて結線された薄膜ソーラセル積層体(E2,E4)と、あわせて3つのTCO電極面(E1,E3,E5)とが設けられており、それぞれ2つの電極面の間に、ストライプ状に構造化されたpinないしnipソーラセルを備えた1つの面が配置されており、積層されて互いに上下の位置関係におかれたソーラセルが並列に接続されており、各積層体は互いに直列に接続されている、ソーラモジュールの製造方法において、常にそのつど1つの面(E1〜E5)を面全体にわたる層の析出により形成し、次に当該面(E1〜E5)を、互いに平行な所定の構造化ライン(P1〜P5)に沿って構造化し、ソーラセル面(E2,E4)および両方の上方の電極面(E3,E5)を、レーザにより裏面から基板を通って照射させて構造化し、1つのソーラセル面(E2,E4)におけるレーザビームの吸収により溝状のカットライン(S1〜S5)を形成させながら半導体を切除し、前記構造化ライン(P1〜P5)を、P1-P2-P5-P4-P3の順序配列が得られるよう、それぞれ互いに平行ずらして配置することを特徴とする、ソーラモジュールの製造方法。
FI (2):
H01L 31/04 S
, H01L 31/04 W
Return to Previous Page