Pat

J-GLOBAL ID：200903095354074288

半導体装置

Inventor： 米田 豊
Applicant, Patent owner： 株式会社リコー
Agent (1)： 高野 明近 (外2名)
Gazette classification：公開公報
Application number (International application number)：2000123015
Publication number (International publication number)：2001308110
Application date： Apr. 24, 2000
Publication date： Nov. 02, 2001
Summary：

【要約】【課題】 強固な構造で寄生容量が低い電界効果トランジスタを提供する。【解決手段】 半絶縁性GaAs基板1に、ノンドープGaAs層2,ノンドープInGaAs層3,n型AlGaAs層4,n型GaAs層5をエピタキシャル成長した半導体基板に活性層を形成し、ソース電極6及びドレイン電極7をAuGe/Ni/Au合金で形成している。このソース電極6ドレイン電極7を形成した基板にSiO2膜8を形成した後、ソース電極6とドレイン電極7の間を開口し、その開口を通してn型GaAs層5をエッチングしてリセス溝13を形成し、ゲート電極9を配設している。ここで、SiO2膜8はゲート電極9のソース電極6側の厚さよりドレイン電極7側の厚さが厚くなるように加工している。

Claim (excerpt)：

活性層が形成された半導体基板上に絶縁膜を堆積し、該活性層が形成された半導体基板上にソース電極とドレイン電極を形成し、ソース電極とドレイン電極の間の絶縁膜に開口を有し、該開口部にゲート電極が配設された半導体装置において、前記ドレイン電極側の絶縁膜が前記ソース電極側の絶縁膜より厚いことを特徴とする半導体装置。

IPC (3)：

H01L 21/338 ,  H01L 29/812 ,  H01L 29/778

FI (2)：

H01L 29/80 F ,  H01L 29/80 H

F-Term (10)：

5F102FA00 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ05 ,  5F102GQ01 ,  5F102GR04 ,  5F102GS04 ,  5F102GS06 ,  5F102GV05