Pat

J-GLOBAL ID：200903095396127780

薄膜トランジスタ及びその製造方法

Inventor： 宮川 達也
Applicant, Patent owner： カシオ計算機株式会社
Agent (1)： 杉村 次郎
Gazette classification：公開公報
Application number (International application number)：1996340425
Publication number (International publication number)：1998173197
Application date： Dec. 06, 1996
Publication date： Jun. 26, 1998
Summary：

【要約】【課題】 露光用マスクの使用回数が少なく、スループットの良好な薄膜トランジスタを提供する。【解決手段】 透明基板31上にソース電極33A、ドレイン電極33Bを形成した後に、半導体層35を堆積させ、半導体層35上にソース電極33Aおよびドレイン電極33Bに自己整合的な第1フォトレジスト34をパターニングし、この第1フォトレジスト34をマスクとして半導体層35へイオン注入を行う。このような半導体層35のイオン注入マスク形成工程においては、露光用マスクが不要であるため、TFTのスループットを向上させることができる。

Claim (excerpt)：

透明基板上にメタル膜でなるソース電極とドレイン電極とが形成され、前記ソース電極および前記ドレイン電極に亙ってこれら電極および両電極間の基板上を覆うように半導体層が形成され、前記半導体層の前記ソース電極および前記ドレイン電極の上の部分に自己整合的に不純物領域が形成され、前記半導体層上にゲート絶縁膜を介してゲート電極が形成されたことを特徴とする薄膜トランジスタ。

IPC (2)：

H01L 29/786 ,  H01L 21/336

FI (5)：

H01L 29/78 616 K ,  H01L 29/78 616 N ,  H01L 29/78 616 A ,  H01L 29/78 616 M ,  H01L 29/78 616 T