Pat
J-GLOBAL ID：200903095409454077
半導体記憶装置
Inventor：
Applicant, Patent owner：
Agent (1)：
京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1993336647
Publication number (International publication number)：1995202030
Application date： Dec. 28, 1993
Publication date： Aug. 04, 1995
Summary：
【要約】【目的】SRAMの大容量化に伴なうディジット線配線抵抗の増大を防止すること。【構成】SRAMのメモリセルアレー内で互いに隣接したディジット線を、2層以上の金属配線を用いて、互いに別の層で形成する。
Claim (excerpt)：
半導体基板の表面部に形成された各散層をソース・ドレイン領域として有するの2個のアクセストランジスタおよび2個の駆動トランジスタを有し、一の前記駆動トランジスタおよび負荷素子を含む一対のインバータの入力端および出力端を相互に交差接続したフリップフロップと、前記フリップフロップの2つの入出力端とそれぞれ一の前記アクセストランジスタを介して接続される第1のディジット線および第2のディジット線とを有するSRAMセルを複数並列に配置してメモリセルアレーに含む半導体記憶装置において、互いに隣接する2つの前記ディジット線が異なる層次の配線層で形成されていることを特徴とする半導体記憶装置。
IPC (3)：
H01L 21/8244
, H01L 27/11
, H01L 27/10 481
