Pat

J-GLOBAL ID：200903095412747840

コンピュータ・システム

Inventor： トーマス・バシロ・ジェンダソ ,  エドワード・ロバート・バンダースライス
Applicant, Patent owner： インターナショナル・ビジネス・マシーンズ・コーポレイション
Agent (1)： 坂口 博 (外1名)
Gazette classification：公開公報
Application number (International application number)：1997095754
Publication number (International publication number)：1998055307
Application date： Apr. 14, 1997
Publication date： Feb. 24, 1998
Summary：

【要約】【課題】多様なソフトウェア環境用に最適化されたプリフェッチ機能を持つキャッシュ・メモリ・システムを提供する。【解決手段】CPU、主メモリ、キャッシュ・メモリ、およびキャッシュ・コントローラを組み込んだコンピュータ・システムを提供する。CPUは、CPU要求が命令要求であるかデータ要求であるかを示す制御信号と、要求がメモリからの情報取り出しであるかメモリへの情報格納であるかを示す第2のCPU制御信号を生成する。キャッシュ・コントローラには、CPUからの要求のタイプに応答して、主メモリからキャッシュ・メモリにプリフェッチされるデータ量を判断するプリフェッチ論理回路が組み込まれる。

Claim (excerpt)：

コンピュータ・システムであって、(a)主メモリと、(b)情報の要求が命令の要求であるかデータの要求であるかを示す第1のCPU制御信号を生成し、要求がメモリからの情報の取り出しであるかメモリへの情報の格納であるかを示す第2のCPU制御信号を生成する、CPUと、(c)キャッシュ・メモリを有するキャッシュ・メモリ・システムと、(d)前記第1のCPU信号と前記第2のCPU信号に応答して、前記主メモリから前記キャッシュ・メモリにプリフェッチされるデータ量を判断するプリフェッチ論理回路を有し、前記キャッシュ・メモリに結合されるキャッシュ・コントローラと、を有するコンピュータ・システム。

IPC (2)：

G06F 12/08 ,  G06F 12/08 310

FI (3)：

G06F 12/08 D ,  G06F 12/08 F ,  G06F 12/08 310 Z