Pat

J-GLOBAL ID：200903095422299480

半導体装置およびその製造方法

Inventor： 齋藤 達之 ,  大橋 直史 ,  野口 純司 ,  山口 日出 ,  大和田 伸郎
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 筒井 大和
Gazette classification：公開公報
Application number (International application number)：1999204823
Publication number (International publication number)：2001035917
Application date： Jul. 19, 1999
Publication date： Feb. 09, 2001
Summary：

【要約】【課題】 埋込配線を有する半導体装置において、配線構成元素の拡散バリア性を向上させ、かつ、配線容量を低減する。【解決手段】 埋込配線構造で構成される第2層配線11L2および第3層配線11L3の導体膜13の表面を囲むように酸化シリコン膜よりも誘電率の高い窒化シリコン膜からなる絶縁膜14を形成し、その絶縁膜14を配線毎に分離されるように形成した。これにより、隣接配線間が絶縁膜14によって接続されるのを防ぐようにした。

Claim (excerpt)：

第1の絶縁膜に形成された複数の溝または孔と、前記複数の溝または孔内に形成された銅系導体膜と、前記第1の絶縁膜よりも誘電率の高い材料からなり、かつ、前記複数の溝または孔内における銅系導体膜の各々の上面を覆う複数の第2の絶縁膜とを有し、前記複数の第2の絶縁膜は互いに分離された状態で設けられていることを特徴とする半導体装置。

F-Term (62)：

5F033HH11 ,  5F033HH19 ,  5F033HH21 ,  5F033HH27 ,  5F033HH28 ,  5F033HH30 ,  5F033HH32 ,  5F033HH33 ,  5F033HH34 ,  5F033HH35 ,  5F033JJ01 ,  5F033JJ11 ,  5F033JJ19 ,  5F033JJ27 ,  5F033JJ28 ,  5F033JJ30 ,  5F033JJ32 ,  5F033JJ33 ,  5F033JJ34 ,  5F033JJ35 ,  5F033KK01 ,  5F033KK11 ,  5F033KK19 ,  5F033KK27 ,  5F033KK28 ,  5F033KK30 ,  5F033KK32 ,  5F033KK33 ,  5F033KK34 ,  5F033KK35 ,  5F033MM02 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP06 ,  5F033PP15 ,  5F033PP27 ,  5F033PP28 ,  5F033QQ00 ,  5F033QQ09 ,  5F033QQ16 ,  5F033QQ25 ,  5F033QQ28 ,  5F033QQ31 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ73 ,  5F033QQ75 ,  5F033QQ90 ,  5F033QQ92 ,  5F033RR04 ,  5F033RR06 ,  5F033RR08 ,  5F033SS11 ,  5F033TT02 ,  5F033TT06 ,  5F033TT07 ,  5F033XX10 ,  5F033XX25 ,  5F033XX27 ,  5F033XX28