Pat

J-GLOBAL ID：200903095441946240

不揮発性半導体記憶装置の製造方法

Inventor： 斎藤 賢治
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 鈴木 章夫
Gazette classification：公開公報
Application number (International application number)：1995308356
Publication number (International publication number)：1997129853
Application date： Oct. 31, 1995
Publication date： May. 16, 1997
Summary：

【要約】【課題】 EEPROMの消去ゲートをポリシリコンの選択エッチング法により形成する際に、エッチング量が過度であるとトランジスタの拡散層にダメージを与え、不足すると段差部に残されたポリシリコンにより電気的短絡が生じ、歩留りが低下される。【解決手段】 消去ゲートを形成するポリシリコン303を成長した後、これをエッチングバックして消去ゲートの形成領域を含む領域にポリシリコン303を残し、その後消去ゲートの形成領域とトランジスタの拡散層領域をレジスト402でマスクし、このマスク以外の領域のポリシリコンをエッチング除去する。ポリシリコン303のオーバエッチング量を低減しても段差部におけるエッチング残りが防止でき、かつ拡散層に対するエッチングのダメージを防止することができる。

Claim (excerpt)：

半導体基板上にメモリセルのフローティングゲートとコントロールゲートの積層構造を形成する工程と、周辺回路領域のトランジスタのゲート電極とを形成する工程とを含み、これら工程の後に全面に導電膜を成長し、この導電膜を選択エッチングして前記メモリセルの各ゲートに隣接対向される消去ゲートを形成する工程を含む不揮発性半導体記憶装置の製造方法において、前記導電膜を成長した後に、この導電膜を成長膜厚に相当する厚さだけエッチングバックする工程と、前記消去ゲートを形成する領域と前記トランジスタの拡散層を形成する領域とをマスクで覆い、このマスク以外の領域に残存する前記導電膜をエッチング除去する工程とを含むことを特徴とする不揮発性半導体記憶装置の製造方法。

IPC (4)：

H01L 27/115 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (2)：

H01L 27/10 434 ,  H01L 29/78 371